3D integration technologies provide

3D integration technologies provide feasible and costeffective approaches for integrating architectures composed of heterogeneous technologies to realize future microprocessors targeted at the ”More than Moore” technology projected by ITRS. 3D integration supports heterogeneous stacking because different types of components can be fabricated separately,and layers can be implemented with different technologies.It is also possible to stack optical device layers or non-volatile memories (such as magnetic RAM (MRAM) or phase-change memory (PCRAM)) on top of microprocessors to enable costeffective heterogeneous integration [5] [6]. The addition of new stacking layers composed of new device technology will provide greater flexibility in meeting the often conflicting design constraints (such as performance, cost, power, and reliability),and enable innovative designs in future microprocessors.

ผลลัพธ์ (ไทย) 1:

บูรณาการเทคโนโลยี 3d ให้แนวทางเป็นไปได้และ costeffective สำหรับการบูรณาการสถาปัตยกรรมประกอบด้วยเทคโนโลยีที่ต่างกันในการตระหนักถึงไมโครโปรเซสเซอร์ในอนาคตเป้าหมายที่ "มากกว่ามัวร์" เทคโนโลยีที่คาดการณ์ไว้โดย itrs บูรณาการ 3d สนับสนุนซ้อนต่างกันเพราะประเภทที่แตกต่างกันของส่วนประกอบสามารถประดิษฐ์แยกและชั้นสามารถดำเนินการกับ technologies.it ที่แตกต่างกันนอกจากนี้ยังเป็นไปได้ที่จะสแต็คชั้นอุปกรณ์แสงหรือความทรงจำที่ไม่ระเหย (เช่นหน่วยความจำแม่เหล็ก (MRAM) หรือหน่วยความจำที่เปลี่ยนเฟส (PCRAM)) ด้านบนของไมโครโปรเซสเซอร์เพื่อให้ costeffective ต่างกันบูรณาการ [ 5] [6]นอกจากนี้ของชั้นซ้อนใหม่ประกอบด้วยเทคโนโลยีอุปกรณ์ใหม่จะให้ความยืดหยุ่นมากขึ้นในการประชุมมักจะขัดแย้งกันข้อ จำกัด การออกแบบ (เช่นประสิทธิภาพค่าใช้จ่ายพลังงานและความน่าเชื่อถือ) และเปิดใช้งานการออกแบบนวัตกรรมไมโครโปรเซสเซอร์ในอนาคต

ผลลัพธ์ (ไทย) 2:

เทคโนโลยี 3D รวมให้เป็นไปได้ และแนวทาง costeffective รวมสถาปัตยกรรมประกอบด้วยเทคโนโลยีบริการตระหนักถึงเป้าหมายที่ "มากกว่ามัวร์" เทคโนโลยีคาดการณ์ โดย ITRS ประมวลในอนาคต สนับสนุน 3D รวมซ้อนแตกต่างกันเนื่องจากชนิดต่าง ๆ ส่วนประกอบสามารถเป็นหลังสร้างแยกต่างหากและชั้นสามารถนำมาใช้กับเทคโนโลยีต่าง ๆก็ยังไปกองชั้นอุปกรณ์ออปติคอลหรือความทรงจำไม่ระเหย (เช่นแม่เหล็ก RAM (MRAM) หรือเปลี่ยนแปลงขั้นตอนการจำ (PCRAM)) บนประมวลเพื่อเปิดใช้บริการรวม costeffective [5] [6] การเพิ่มเลเยอร์ซ้อนใหม่ที่ประกอบด้วยเทคโนโลยีอุปกรณ์ใหม่จะให้ความยืดหยุ่นมากกว่าในการประชุมที่ขัดแย้งมักออกข้อจำกัด (เช่นประสิทธิภาพ ต้นทุน พลังงาน และความน่าเชื่อถือ), และใช้นวัตกรรมในอนาคตออกประมวล

ผลลัพธ์ (ไทย) 3:

การประกอบเทคโนโลยี 3 D ได้ให้แนวทางและ costeffective สำหรับการผนวกรวมประกอบด้วยสถาปัตยกรรมของเทคโนโลยีจากผู้ผลิตหลายรายในการตระหนักถึงไมโครโปรเซสเซอร์เป้าหมายในอนาคตที่"มากกว่ามัวร์"เทคโนโลยีโดยคาดว่า itrs การผนวกรวมระบบ 3 D รองรับจากผู้ผลิตหลายรายจัดวางแบบซ้อนกันเพราะ ประเภท ที่แตกต่างกันของส่วนประกอบต่างๆสามารถขึ้นรูปแยกต่างหากเลเยอร์และจะสามารถนำมาปรับใช้กับเทคโนโลยี.ยังเป็นไปได้ที่จะซ้อนออปติคอลไดรฟ์อุปกรณ์เลเยอร์หรือแบบไม่ลบเลือนความทรงจำแห่ง(เช่นแม่เหล็ก RAM ( mram )หรือเฟส - เปลี่ยนหน่วยความจำ( pcram ))ที่ด้านบนของไมโครโปรเซสเซอร์เพื่อเปิดใช้งาน costeffective จากผู้ผลิตหลายรายการประกอบ[ 5 ][ 6 ].นอกจากนี้การจัดวางแบบซ้อนกันหลายชั้นใหม่ประกอบด้วยเทคโนโลยีของอุปกรณ์ใหม่จะมีความยืดหยุ่นมากขึ้นในการประชุมข้อจำกัดด้านการออกแบบที่ขัดแย้งกันบ่อยครั้งที่(เช่นการค่าใช้จ่ายด้านพลังงานและความน่าเชื่อถือ)และเปิดใช้งานการออกแบบที่ทันสมัยในไมโครหน่วยประมวลผลกลางในอนาคต