Memory rankFrom Wikipedia, the free

Memory rank
From Wikipedia, the free encyclopedia

A memory rank is a set of DRAM chips connected to the same chip select, and which are therefore accessed simultaneously. In practice they also share all of the other command and control signals, and only the data pins for each DRAM are separate (but the data pins are shared across ranks).[citation needed]

The term “rank” was created and defined by JEDEC, the memory industry standards group. On a DDR, DDR2, or DDR3 memory module, each rank has a 64 bit wide data bus (72 bit wide on DIMMs that support ECC). The number of physical DRAMs depends on their individual widths. For example, a rank of x8 (8 bit wide) DRAMs would consist of eight physical chips (nine if ECC is supported), but a rank of x4 (4 bit wide) DRAMs would consist of 16 physical chips (18 if ECC is supported). Multiple ranks can coexist on a single DIMM, and modern DIMMs can consist of one rank (single rank), two ranks (dual rank), four ranks (quad rank), or eight ranks (octal rank).[citation needed]

There is little difference between a dual rank UDIMM and two single rank UDIMMs in the same memory channel, other than that the DRAMs reside on different PCBs. The electrical connections between the memory controller and the DRAMs are almost identical (with the possible exception of which chip selects go to which ranks). Increasing the number of ranks per DIMM is mainly intended to increase the memory density per channel. Too many ranks in the channel can cause excessive loading and decrease the speed of the channel. DRAM load on the CA (Command/Address) bus can be reduced by using registered memory.[citation needed]

ผลลัพธ์ (ไทย) 1:

ตำแหน่งหน่วยความจำจากวิกิพีเดีย สารานุกรมฟรีตำแหน่งหน่วยความจำคือ ชุดของชิป DRAM ที่เชื่อมต่อการเลือกชิพเดียวกัน ที่มีดังนั้นการเข้าถึงพร้อมกัน ในทางปฏิบัติ ก็ยังใช้คำสั่งทั้งหมด และควบคุมสัญญาณ และเฉพาะหมุดข้อมูลสำหรับแต่ละ DRAM จะแยกต่างหาก (แต่หมุดข้อมูลใช้ร่วมกันข้ามยศ) [ต้องการอ้างอิง]คำว่า "ยศ" ถูกสร้าง และกำหนด โดย JEDEC กลุ่มมาตรฐานอุตสาหกรรมหน่วยความจำ บนโมหน่วยความจำ DDR, DDR2 หรือ DDR3 แต่ละอันดับมีบัส 64 บิตข้อมูลกว้าง (72 บิตกว้างบน DIMMs ที่สนับสนุน ECC) จำนวน DRAMs ทางกายภาพขึ้นอยู่กับความกว้างของแต่ละ สำหรับตัวอย่าง อันดับ 8 x DRAMs (8 บิตกว้าง) จะประกอบด้วยชิปจริงแปด (เก้าถ้าสนับสนุน ECC), แต่อันดับ 4 x DRAMs (4 บิตกว้าง) จะประกอบด้วยของจริง 16 ชิป (18 ถ้าสนับสนุน ECC) จัดอันดับหลายสามารถอยู่ร่วมใน DIMM เดียว และ DIMMs ที่ทันสมัยสามารถประกอบด้วยหนึ่งอันดับ (อันดับหนึ่ง), สองอันดับ (อันดับสอง) อันดับ 4 (รูปสี่เหลี่ยมตำแหน่ง), หรือ 8 อันดับ (อันดับแปด) [ต้องการอ้างอิง]มีความแตกต่างน้อยระหว่าง UDIMM อันดับสองและสอง UDIMMs อันดับเดียวในช่องหน่วยความจำเดียวกัน DRAMs อยู่ใน PCBs ที่แตกต่างกันเกิน การเชื่อมต่อไฟฟ้าระหว่างตัวควบคุมหน่วยความจำและ DRAMs เกือบจะเหมือนกับได้ข้อยกเว้นที่เลือกชิพไปยศใด) เพิ่มจำนวนตำแหน่งละ DIMM มีวัตถุประสงค์หลักเพื่อเพิ่มความหนาแน่นหน่วยความจำสำหรับแต่ละช่อง ยศมากเกินไปในช่องสัญญาณสามารถทำการโหลดมากเกินไป และลดความเร็วของช่องสัญญาณ สามารถลดโหลด DRAM บนบัส CA (อยู่คำสั่ง) โดยใช้หน่วยความจำลงทะเบียน [ต้องการอ้างอิง]

ผลลัพธ์ (ไทย) 2:

ตำแหน่งหน่วยความจำจากวิกิพีเดียสารานุกรมเสรีตำแหน่งหน่วยความจำคือชุดของชิปDRAM เชื่อมต่อกับชิปเดียวกันเลือกและที่มีการเข้าถึงจึงพร้อมกัน ในทางปฏิบัติพวกเขายังมีส่วนร่วมทั้งหมดของคำสั่งอื่น ๆ และสัญญาณควบคุมและมีเพียงหมุดข้อมูลสำหรับแต่ละ DRAM จะแยกจากกัน (แต่หมุดข้อมูลจะถูกใช้ร่วมกันในการจัดอันดับ). [อ้างจำเป็น] คำว่า "ยศ" ถูกสร้างขึ้นและกำหนดโดย JEDEC อุตสาหกรรมหน่วยความจำกลุ่มมาตรฐาน ใน DDR, DDR2 หรือ DDR3 โมดูลหน่วยความจำแต่ละตำแหน่งมีความกว้างบัสข้อมูล 64 บิต (72 บิตทั้งในหน่วยความจำที่สนับสนุน ECC) จำนวน DRAMs ทางกายภาพขึ้นอยู่กับความกว้างของแต่ละคน ยกตัวอย่างเช่นตำแหน่งของ x8 (ที่ 8 บิตกว้าง) DRAMs จะประกอบด้วยแปดชิปทางกายภาพ (เก้าถ้า ECC ได้รับการสนับสนุน) แต่ตำแหน่งของ x4 (ที่ 4 บิตกว้าง) DRAMs จะประกอบด้วย 16 ชิปทางกายภาพ (18 ถ้า ECC ได้รับการสนับสนุน ) การจัดอันดับหลายคนสามารถอยู่ร่วมกันบน DIMM เดียวและหน่วยความจำที่ทันสมัยสามารถประกอบด้วยอันดับหนึ่ง (ตำแหน่งเดียว) สองแถว (ยศคู่) สี่อันดับ (รูปสี่เหลี่ยมยศ) หรือแปดอันดับ (อันดับที่แปด). [อ้างจำเป็น] มี ความแตกต่างเล็ก ๆ น้อย ๆ ระหว่าง UDIMM อันดับสองคู่และ UDIMMs ตำแหน่งเดียวในช่องหน่วยความจำเดียวกันนอกเหนือจากที่ DRAMs อาศัยอยู่ในซีบีเอสที่แตกต่างกัน การเชื่อมต่อไฟฟ้าระหว่างตัวควบคุมหน่วยความจำและ DRAMs เกือบจะเหมือนกัน (ยกเว้นที่เป็นไปได้ที่จะเลือกชิปไปซึ่งจัดอันดับ) การเพิ่มจำนวนของการจัดอันดับต่อ DIMM มีวัตถุประสงค์หลักในการเพิ่มความหนาแน่นของหน่วยความจำต่อช่อง มากเกินไปการจัดอันดับในช่องทางที่สามารถก่อให้เกิดการโหลดมากเกินไปและลดความเร็วของช่อง โหลด DRAM ในแคลิฟอร์เนีย (คำสั่ง / ที่อยู่) รถจะลดลงโดยใช้หน่วยความจำที่ลงทะเบียน. [อ้างจำเป็น]

ผลลัพธ์ (ไทย) 3:

ตำแหน่งหน่วยความจำ จากวิกิพีเดีย สารานุกรมเสรี

หน่วยความจำ DRAM อันดับคือชุดของชิปที่เชื่อมต่อกับชิปเลือกเดียวกัน ซึ่งทำให้การเข้าถึงพร้อมกัน ในการปฏิบัติ พวกเขายังใช้ร่วมกันทั้งหมดของคำสั่งอื่น ๆ และควบคุมสัญญาณ และข้อมูลหมุดแต่ละ DRAM แยก ( แต่ข้อมูลที่ใช้ร่วมกันผ่านพินยศ ) . [ อ้างจำเป็น ]

คำว่า " อันดับ " ถูกสร้างและกำหนดโดยซึ่งกันและกัน , หน่วยความจำมาตรฐานอุตสาหกรรมกลุ่ม ในระบบของหน่วยความจำ DDR , , หรือโมดูล แต่ละอันดับมี 64 บิต ( bit รถบัสข้อมูลกว้าง 72 กว้าง dimms สนับสนุน ECC ) หมายเลขของ DRAM ทางกายภาพขึ้นอยู่กับความกว้างของแต่ละคน ตัวอย่างเช่น ตำแหน่งของ X8 ( กว้าง 8 บิต ) นั้นจะประกอบด้วยแปดชิปทางกายภาพ ( เก้าถ้า ECC สนับสนุน )แต่ตำแหน่งของ X4 ( กว้าง 4 บิต ) นั้นจะประกอบด้วย 16 ชิปทางกายภาพ ( ถ้า ECC สนับสนุน ) หลายตำแหน่งสามารถอยู่ร่วมกันได้บน DIMM เดียวและ dimms สมัยใหม่สามารถประกอบด้วยหนึ่งตำแหน่งเดียว ( ตำแหน่ง ) 2 ตำแหน่ง ( 2 ตำแหน่ง ) , สี่แถว ( สี่ตำแหน่ง ) หรือ 8 อันดับ ( octal ยศ ) . [ อ้างจำเป็น ]