เทคโนโลยี CMOS ยังคงได้รับประโยชน์จากการปรับขนาดและโมเมนตัมมหาศาลของตลาดดิจิทัลวงจรรวมความเร็วสูงและความถี่วิทยุ (RF) จํานวนมากซึ่งครั้งหนึ่งเคยถือว่าเป็นโดเมนเฉพาะของเทคโนโลยี III-V หรือซิลิคอนสองขั้วมีแนวโน้มที่จะปรากฏเป็นการใช้งาน CMOS อย่างไรก็ตามปัญหาต่าง ๆ เช่นต้นทุนการพัฒนาเทคโนโลยีโครงสร้างพื้นฐานการออกแบบโดยใช้คอมพิวเตอร์ช่วย (CAD) และเวลาตอบสนองการผลิตทําให้เป็นที่พึงปรารถนาที่จะใช้กระบวนการ CMOS ดิจิตอลหลักเดียวสําหรับผลิตภัณฑ์ IC ทั้งหมด "กระบวนการอะนาล็อก" อาจใกล้จะสูญพันธุ์ การออกแบบวงจรอะนาล็อกและ RF ในเทคโนโลยี CMOS ดิจิตอลต้องเผชิญกับปัญหามากมาย: ชุดของอุปกรณ์ที่ใช้งานและพาสซีฟที่มีอยู่ค่อนข้าง จํากัด เทคโนโลยีได้รับการปรับให้เหมาะสมสําหรับการออกแบบดิจิทัลและอุปกรณ์มีลักษณะและแบบจําลองตามเกณฑ์มาตรฐานง่ายๆเช่นไดรฟ์ปัจจุบันและความล่าช้าของประตู ในขณะที่สองประเด็นแรกสามารถบรรเทาได้โดยนวัตกรรมวงจรและสถาปัตยกรรม quandary ของลักษณะที่ไม่ดีนําไปสู่การอนุรักษ์ที่สําคัญในการออกแบบอะนาล็อกจึงส่งผลให้วงจรที่ไม่ใช้ประโยชน์จากความเร็ว "ดิบ" ของเทคโนโลยี ในบางกรณีแม้แต่อนุรักษ์นิยมก็ไม่สามารถแก้ปัญหาได้ ตัวอย่างเช่นในออสซิลเลเตอร์ RF แบบวงแคบเป็นการยากที่จะรับประกันความถี่เอาต์พุตที่ถูกต้องโดยไม่มีข้อมูลที่ถูกต้องเกี่ยวกับกาฝากอุปกรณ์และการเปลี่ยนแปลงด้วยกระบวนการและอุณหภูมิ เอกสารนี้จะอธิบายถึงชุดของวิธีการกําหนดลักษณะของเทคโนโลยีที่ให้ข้อมูลพื้นฐานที่จําเป็นในการออกแบบแบบแอนะล็อกและ RF นอกจากนี้ยังตรวจสอบปัญหาการสร้างแบบจําลองที่เกี่ยวข้อง ส่วนที่สองนําเสนอแรงจูงใจและประเด็นที่เกี่ยวข้องกับงาน ส่วน III และ IV จัดการกับลักษณะการออกแบบอนาล็อกและ RF ตามลําดับ เพื่อประโยชน์ของความบึกดีเราใช้คําว่า "อะนาล็อก" เพื่อหมายถึง "อนาล็อกและ RF"
การแปล กรุณารอสักครู่..
