The system PCLK is 66.50MHz. The do

The system PCLK is 66.50MHz. The down-counter is

initially loaded from the Timer Count Buffer register

(TCNTBn). As soon as the down-counter reaches zero, the

timer interrupt request is generated. By calculating without

error, prescaler value, divider value, tcnt are set 94, 1, 350,

respectively. The result is as follows:

ผลลัพธ์ (ไทย) 2:

PCLK ระบบจะ 66.50MHz ลงเคาน์เตอร์โหลดขั้นต้นจากตัวตั้งเวลานับบัฟเฟอร์ลงทะเบียน(TCNTBn) ทันทีที่ลงมาถึงเคาน์เตอร์ศูนย์ขอรบกวนจับเวลาจะถูกสร้างขึ้น โดยการคำนวณโดยไม่มีข้อผิดพลาดค่า prescaler ค่าแบ่ง, tcnt มีการตั้งค่า 94, 1, 350, ตามลำดับ ผลที่ได้จะเป็นดังนี้:

ผลลัพธ์ (ไทย) 3:

การ pclk ระบบ 66.50mhz . ลงเคาน์เตอร์เป็น

ตอนแรกโหลดจากจับเวลานับบัฟเฟอร์ลงทะเบียน

( tcntbn ) ทันทีที่เครื่องลงถึงศูนย์ ,

เวลารบกวนขอสร้างขึ้น โดยการคำนวณโดยไม่

ผิดพลาด ปรีสเกลเลอร์ค่า แบ่งค่า tcnt ตั้ง 94 , 1 , 350

) ผลเป็นดังนี้