like the Introduction to Logic Circ

like the Introduction to Logic Circuits, Digital Electronic etc.
since it was designed at gate level. The assembler and
Compiler Program have been designed for this Simulator.
The students have obtained a chance of testing the working
of simulator with written program codes using these tools.
The clock unit in this simulator is adjustable. For this reason,
the students can watch step by step the working of their
program codes and see the states of registers at any moment.
The remainder of this paper is organized as follows:
Section Two describes the previous studies in the area of
Computer Architecture simulators for educational purposes
and the deficiencies of these works by comparing to
BZK.SAU simulator. Section Three introduces the
architecture of BZK.SAU simulator design. Section Four
implements a sample application running on BZK.SAU and
the paper is concluded in the last Section.

ผลลัพธ์ (ไทย) 1:

เช่นการแนะนำสำหรับวงจรตรรกะ ดิจิตอลอิเล็กทรอนิกส์ฯลฯเนื่องจากมันถูกออกแบบในระดับประตู การ assembler และได้รับการออกแบบคอมไพเลอร์โปรแกรมสำหรับจำลองนี้นักเรียนได้รับโอกาสในการทดสอบการทำงานของการจำลองด้วยโปรแกรมเขียนรหัสที่ใช้เครื่องมือเหล่านี้หน่วยนาฬิกาจำลองนี้สามารถปรับได้ ด้วยเหตุนี้นักศึกษาสามารถดูขั้นตอนโดยขั้นตอนการทำงานของตนโปรแกรมรหัส และดูสถานะของการลงทะเบียนในช่วงเวลาใดส่วนที่เหลือของเอกสารนี้ถูกจัดเป็นดังนี้:ส่วนที่สองอธิบายถึงการศึกษาก่อนหน้านี้ในพื้นที่ของจำลองสถาปัตยกรรมคอมพิวเตอร์เพื่อการศึกษาและข้อบกพร่องของผลงานเหล่านี้โดยการเปรียบเทียบการBZK เซาจำลอง ส่วนที่สามแนะนำการสถาปัตยกรรมของ BZK การออกแบบจำลองเซา ส่วนสี่ใช้โปรแกรมประยุกต์ตัวอย่างที่ทำงานบน BZK เซา และกระดาษจะได้ข้อสรุปในส่วนสุดท้าย

ผลลัพธ์ (ไทย) 2:

เช่นการแนะนำเพื่อวงจรลอจิกดิจิตอลอิเล็กทรอนิกส์ ฯลฯ
เนื่องจากมันได้รับการออกแบบในระดับที่ประตู แอสเซมและ
โปรแกรมคอมไพเลอร์ที่ได้รับการออกแบบมาสำหรับการจำลองนี้.
นักเรียนได้รับโอกาสในการทดสอบการทำงานเป็น
ของจำลองด้วยรหัสโปรแกรมที่เขียนโดยใช้เครื่องมือเหล่านี้.
หน่วยนาฬิกาในจำลองนี้สามารถปรับได้ ด้วยเหตุนี้
นักเรียนสามารถชมขั้นตอนโดยขั้นตอนการทำงานของพวกเขา
รหัสโปรแกรมและดูสถานะของการลงทะเบียนในช่วงเวลาใด.
ส่วนที่เหลือของบทความนี้จะจัดดังนี้
มาตราสองอธิบายการศึกษาก่อนหน้านี้ในพื้นที่ของ
การจำลองสถาปัตยกรรมคอมพิวเตอร์ เพื่อการศึกษา
และข้อบกพร่องของผลงานเหล่านี้โดยการเปรียบเทียบการ
จำลอง BZK.SAU ส่วนที่สามนำเสนอ
สถาปัตยกรรมการออกแบบจำลอง BZK.SAU สี่มาตรา
ดำเนินโปรแกรมตัวอย่างที่ทำงานบน BZK.SAU และ
กระดาษจะได้ข้อสรุปในส่วนสุดท้าย

ผลลัพธ์ (ไทย) 3:

ชอบแนะนำวงจรลอจิกดิจิตอลอิเล็กทรอนิกส์ ฯลฯเนื่องจากมันถูกออกแบบในระดับเกต การประกอบและโปรแกรมตัวแปลภาษาได้รับการออกแบบเพื่อจำลองนี้นักเรียนได้รับโอกาสในการทดสอบการทํางานของจำลองกับเขียนรหัสโปรแกรมโดยใช้เครื่องมือเหล่านี้นาฬิกาจำลองในหน่วยนี้จะปรับ ด้วยเหตุผลนี้นักเรียนสามารถดูขั้นตอนการทำงานของพวกเขารหัสโปรแกรมและดูสถานะของการลงทะเบียนในช่วงเวลาใดส่วนที่เหลือของบทความนี้คือการจัดดังนี้ส่วนที่สองอธิบายถึงการศึกษาในพื้นที่สถาปัตยกรรมคอมพิวเตอร์จำลองเพื่อการศึกษาและข้อบกพร่องของผลงานเหล่านี้ โดยเมื่อเปรียบเทียบกับbzk.sau Simulator ส่วนสามตัวสถาปัตยกรรมการออกแบบจำลอง bzk.sau . ส่วนสี่ใช้ตัวอย่างการประยุกต์ใช้ใน bzk.sau และกระดาษจะถูกสรุปในส่วนสุดท้าย