, other "mainstream" Nehalem deskto

, other "mainstream" Nehalem desktop and mobile processors intended for single-socket boards (e.g. LGA 1156 Core i3, Core i5, and other Core i7 processors from the Lynnfield/Clarksfield and successor families) do not expose QPI externally, because these processors are not intended to participate in multi-socket systems. However, QPI is used internally on these chips to communicate with the "uncore", which is part of the chip containing memory controllers, CPU-side PCI Express and GPU, if present; the uncore may or may not be on the same die as the CPU core, for instance it is on a separate die in the Westmere-based Clarkdale/Arrandale.[12][13][14][15]:3 These post-2009 single-socket chips communicate externally via the slower DMI and PCI Express interfaces, because the functions of the traditional northbridge are actually integrated into these processors, starting with Lynnfield, Clarksfield, Clarkdale and Arrandale; thus, there is no need to incur the expense of exposing the (former) front-side bus interface via the processor socket.[16] Although the core–uncore QPI link is not present in desktop and mobile Sandy Bridge processors (as it was on Clarkdale, for example), the internal ring interconnect between on-die cores is also based on the principles behind QPI, at least as far as cache coherency is concerned.[15]:10

ผลลัพธ์ (ไทย) 1:

อื่น ๆ เนเฮเลม "กระแสหลัก" โปรเซสเซอร์เดสก์ท็อป และมือถือสำหรับบอร์ดซ็อกเก็ตเดี่ยว (เช่น LGA 1156 Core i3, Core i5 และโปรเซสเซอร์ i7 Core อื่น ๆ จากครอบครัวสืบและสนามกอล์ฟลิ นฟิล/Clarksfield) อย่า QPI ภายนอก เนื่องจากตัวประมวลผลเหล่านี้ไม่จำเป็นต้องมีส่วนร่วมในระบบซ็อกเก็ตหลาย อย่างไรก็ตาม QPI ถูกใช้ภายในชิปเหล่านี้สื่อสารกับการ "uncore" ซึ่งเป็นส่วนของชิพที่ประกอบด้วยตัวควบคุมหน่วยความจำ PCI Express ด้าน CPU และ GPU ถ้ามี uncore อาจ หรืออาจไม่บน die เดียวกันเป็นหลัก CPU เช่นอยู่แม่แยกต่างหากในการ Westmere ตามคลาร์กเดล/เกลาเซสเตอร์ [12] [13] [14] [15]: ชิซ็อกเก็ตเดี่ยวโพส 2009 เหล่าสื่อสารภายนอกผ่านช้า DMI และ PCI Express อิน เนื่องจากการทำงานของนอร์ธบริดจ์แบบดั้งเดิมถูกจริงรวมอยู่ในโปรเซสเซอร์เหล่านี้ เริ่มต้น ด้วยสนามกอล์ฟลินฟิล Clarksfield คลาร์กเดล และเกลาเซ สเตอร์ 3 ดังนั้น มีไม่จำเป็นต้องเสียค่าใช้จ่ายของอินเทอร์เฟซ (อดีต) ฟรอนต์ไซด์บัสผ่านซ็อกเก็ตหน่วยประมวลผลเปิดเผย [16] ถึงแม้ว่าการหลัก – uncore QPI เชื่อมโยงไม่ได้อยู่ในหน่วยประมวลผล Sandy Bridge บนเดสก์ท็อป และมือถือ (เครื่องดื่มคลาร์กเดล ตัวอย่างเช่น), วงแหวนภายในที่เชื่อมต่อระหว่างแกนบนตายยังยึดหลักอยู่เบื้องหลัง QPI น้อย เท่าแคช coherency เป็นห่วง [15]: 10

ผลลัพธ์ (ไทย) 2:

อื่น ๆ "หลัก" เดสก์ท็ Nehalem และประมวลผลมือถือมีไว้สำหรับแผงเดียวซ็อกเก็ต (เช่น LGA 1156 i3 แกน, Core i5 และ Core i7 โปรเซสเซอร์อื่น ๆ จาก Lynnfield / Clarksfield และครอบครัวทายาท) ไม่ได้เปิดเผย QPI ภายนอกเพราะโปรเซสเซอร์เหล่านี้เป็น ไม่ได้มีเจตนาที่จะเข้าร่วมในระบบหลายซ็อกเก็ต อย่างไรก็ตาม QPI ถูกใช้ภายในบนชิปเหล่านี้ในการสื่อสารกับ "uncore" ซึ่งเป็นส่วนหนึ่งของชิปที่มีตัวควบคุมหน่วยความจำ CPU ด้าน PCI Express และ GPU ถ้าปัจจุบัน; uncore อาจจะหรืออาจจะไม่เกี่ยวกับการตายเช่นเดียวกับแกน CPU, ตัวอย่างเช่นมันอยู่บนตายที่แยกต่างหากใน Westmere-based Clarkdale / Arrandale [12] [13] [14] [15]:. 3 โพสต์เหล่านี้ 2009 ชิปเดียวซ็อกเก็ตสื่อสารภายนอกผ่านทางช้า DMI และอินเตอร์เฟซ PCI Express เพราะการทำงานของ Northbridge แบบดั้งเดิมมีการบูรณาการจริงในการประมวลผลเหล่านี้เริ่มต้นด้วย Lynnfield, Clarksfield, Clarkdale และ Arrandale; ดังนั้นจึงมีความจำเป็นที่จะต้องเสียค่าใช้จ่ายของการเปิดเผย (อดีต) อินเตอร์เฟซที่ด้านหน้ารถบัสผ่านซ็อกเก็ตโปรเซสเซอร์. [16] แม้ว่าการเชื่อมโยง QPI แกน uncore ไม่มีอยู่ในสก์ท็อปและการประมวลผล Sandy Bridge มือถือ (ตามที่มันเป็น Clarkdale ตัวอย่างเช่น) ที่เชื่อมต่อระหว่างแหวนภายในระหว่างแกนในการตายยังเป็นไปตามหลักการที่อยู่เบื้องหลัง QPI อย่างน้อยเท่า เป็นแคชเชื่อมโยงกันเป็นห่วง [15]:. 10

ผลลัพธ์ (ไทย) 3:

อื่น ๆ , " หลัก " การใช้งานเดสก์ทอปและโมบายล์โปรเซสเซอร์สำหรับบอร์ดซ็อกเก็ตเดียว ( เช่น LGA 1156 Core I3 i5 และ i7 โปรเซสเซอร์ , แกนหลักอื่น ๆจากลินน์ฟิลด์ / คลาร์คฟิลด์และทายาทครอบครัว ) ไม่เปิดเผย qpi ภายนอก เนื่องจากโปรเซสเซอร์เหล่านี้ไม่ได้มีส่วนร่วมในระบบหลายซ็อกเก็ต อย่างไรก็ตาม qpi จะใช้ภายในชิปเหล่านี้เพื่อสื่อสารกับ " uncore " ซึ่งเป็นส่วนหนึ่งของชิปที่ประกอบด้วยตัวควบคุมหน่วยความจำ CPU , GPU และข้าง PCI Express ถ้าปัจจุบัน uncore อาจจะหรืออาจจะไม่อยู่ในตายเหมือนกับซีพียูหลัก ตัวอย่างเช่นมันเป็นแยกตายในเวสท์เมียร์จากคลาร์คเดล / arrandale . [ 12 ] [ 13 ] [ 14 ] [ 15 ] : 3 เหล่านี้ post-2009 ซ็อกเก็ตเดียวชิปสื่อสารภายนอกผ่านทางอินเตอร์เฟซ PCI Express และช้าลงตามลำดับ เนื่องจากการทำงานของนอร์ทบริดจ์แบบดั้งเดิมจริง ๆรวมอยู่ในโปรเซสเซอร์เหล่านี้เริ่มต้นด้วยลินน์ฟิลด์คลาร์คฟิลด์ , และ , arrandale คลาร์คเดล จึงไม่มี ต้องการที่จะได้รับค่าใช้จ่ายของการเปิดเผย ( อดีต ) ด้านหน้ารถบัสอินเตอร์เฟซผ่าน processor ซ็อกเก็ต [ 16 ] แม้ว่าหัวใจ อี– uncore qpi ลิงค์ไม่ได้เป็นปัจจุบันในเดสก์ทอปและโมบายโปรเซสเซอร์ Sandy Bridge ( ที่มันเป็นในคลาร์คเดล , ตัวอย่างเช่น ) , แหวนภายใน interconnect ระหว่างแกนตายยังอยู่บนพื้นฐานของหลักการที่อยู่เบื้องหลัง qpi อย่างน้อยเท่าที่แคชรับสั่งเป็นห่วง . [ 15 ] : 10