Abstract— The lack of flexible veri

Abstract— The lack of flexible verification environments that
allow verification components reuse across ASIC design
projects keep the verification cost very high. Design engineers
have made design reuse central in bringing the design effort’s
complexity back to a manageable size. To reduce development
time and effort, significant design blocks are reused from one
project to the next. Considering the fact that verification
consumes more resources than design does in a typical design
project, it would be of great value to build verification
components that are modular and reusable. In this paper, we
present a verification methodology that utilizes a bottom-up,
functional design verification strategy that encourages building
and using modular and reusable verification components. At
the core of this approach is a library of components specially
designed for re-use. This verification approach is presented in
the context of the relatively new IEEE Ten Gigabit Ethernet
standard (IEEE 802.3ae).

ผลลัพธ์ (ไทย) 2:

Abstract-
การขาดการตรวจสอบสภาพแวดล้อมที่มีความยืดหยุ่นที่ช่วยให้การตรวจสอบชิ้นส่วนนำมาใช้ทั่วออกแบบASIC
โครงการให้ตรวจสอบค่าใช้จ่ายที่สูงมาก วิศวกรด้านการออกแบบได้ทำนำมาใช้ในการออกแบบกลางในการนำความพยายามของการออกแบบที่ซับซ้อนกลับไปเป็นขนาดที่สามารถจัดการ การพัฒนาเพื่อลดเวลาและความพยายามบล็อกการออกแบบอย่างมีนัยสำคัญจะถูกนำกลับมาจากหนึ่งในโครงการต่อไป พิจารณาข้อเท็จจริงที่ว่าการตรวจสอบการสิ้นเปลืองทรัพยากรมากขึ้นกว่าการออกแบบที่ไม่อยู่ในการออกแบบทั่วไปโครงการก็จะมีค่ามากในการสร้างการตรวจสอบชิ้นส่วนที่นำมาใช้ใหม่แบบแยกส่วนและ ในบทความนี้เราจะนำเสนอวิธีการตรวจสอบที่ใช้ด้านล่างขึ้นกลยุทธ์การตรวจสอบการออกแบบการทำงานที่เอื้อให้เกิดการสร้างและการใช้ชิ้นส่วนในการตรวจสอบและนำมาใช้ใหม่แบบแยกส่วน ที่หลักของวิธีการนี้เป็นห้องสมุดของส่วนประกอบพิเศษที่ออกแบบมาสำหรับการใช้งานอีกครั้ง วิธีการตรวจสอบนี้จะนำเสนอในบริบทของการที่ค่อนข้างใหม่ IEEE สิบ Gigabit Ethernet มาตรฐาน (IEEE 802.3ae)

ผลลัพธ์ (ไทย) 3:

นามธรรม - ขาดสภาพแวดล้อมการตรวจสอบมีความยืดหยุ่นที่อนุญาตให้ใช้ในการตรวจสอบส่วนประกอบ

โครงการการออกแบบ ASIC ทำให้ต้นทุนการตรวจสูงมาก วิศวกรออกแบบ
ได้ออกแบบใหม่กลางในการนำการออกแบบความพยายาม
ความซับซ้อนกลับไปขนาดง่าย เพื่อลดเวลาในการพัฒนา
และความพยายามบล็อกการออกแบบอย่างมีนัยสำคัญจะแยกจาก
โครงการต่อไปพิจารณาข้อเท็จจริงที่ว่าตรวจสอบ
สิ้นเปลืองทรัพยากรมากกว่าการออกแบบในโครงการออกแบบ
ปกติ มันจะคุ้มค่าที่จะสร้างการตรวจสอบ
ส่วนประกอบที่ modular และสามารถ . ในกระดาษนี้เรา
ปัจจุบันวิธีการที่ใช้เป็นการตรวจสอบ , งานออกแบบการตรวจสอบกลยุทธ์สนับสนุน

อาคารและสามารถใช้โมดูลและส่วนประกอบตรวจสอบ ที่
หลักของวิธีการนี้คือ ห้องสมุดของส่วนประกอบการออกแบบเป็นพิเศษ
ใช้ต่อ แนวทางการตรวจสอบนี้จะนำเสนอในบริบทของค่อนข้างใหม่

มาตรฐาน IEEE 10 Gigabit Ethernet ( IEEE 802.3ae )