After the bare PCB is populated wit

After the bare PCB is populated with components it needs to be tested for manufacturing defects. Typically, the boundary scan tests are used to screen out boards with static structural defects. After the screening procedure the ”healthy” boards reside in the fixture for subsequent ISP and functional test using the boot-loader image. In most cases, it is considered beneficial to program the NVMs with the same tester hardware that is used for verification and test of other components on the printed circuit board assembly (PCBA) under test. The problem is that ISP is becoming very time consuming process due to continuous enhancement of the storage capacity of NVMs. The methodology of PCBT helps to reduce the programming time of flash memory from hours, as in case with BS, to minutes and even less. The actual ISP time (in case of PCBT) heavily depends on the architecture of the debug interface of the uP, on the instruction set of the uP, on the performance of the flash memory controller inside the uP SoC and on the performance of the flash memory itself. The latter is discussed in details in the last section of this paper.

ผลลัพธ์ (ไทย) 1:

หลังจาก PCB เปล่าถูกเติม ด้วยคอมโพเนนต์ จะต้องทดสอบการผลิตบกพร่อง ปกติ การทดสอบขอบเขตการสแกนจะใช้ในการคัดเลือกบอร์ดมีข้อบกพร่องทางโครงสร้างแบบสแตติก หลังจากกระบวนการคัดกรอง บอร์ด "สุขภาพ" อยู่ในแข่ง ISP ภายหลังการทดสอบทำโดยใช้รูปการบูต ในกรณีส่วนใหญ่ ถือว่าเป็นประโยชน์กับโปรแกรม NVMs กับฮาร์ดแวร์เครื่องวัดเดียวกันที่ใช้สำหรับตรวจสอบและทดสอบองค์ประกอบอื่น ๆ ในการประกอบบอร์ดวงจรพิมพ์ (PCBA) ภายใต้การทดสอบ ปัญหาคือ ว่า ISP เป็น กระบวนการมากใช้เวลานานเนื่องจากการปรับปรุงอย่างต่อเนื่องของความจุของ NVMs วิธีของ PCBT ช่วยลดเวลาการเขียนโปรแกรมของหน่วยความจำแฟลชจากชั่วโมง ในกรณีที่มี BS นาทีและแม้แต่น้อย เวลาที่ ISP จริง (ในกรณีของ PCBT) ขึ้นอยู่กับสถาปัตยกรรมของอินเทอร์เฟซการตรวจแก้จุดบกพร่องของขึ้น ชุดคำสั่งของขึ้น ประสิทธิภาพของตัวควบคุมหน่วยความจำแฟลชภายในขึ้นหนัก SoC และประสิทธิภาพของหน่วยความจำแฟลชเอง หลังมีการพูดถึงในรายละเอียดในส่วนสุดท้ายของเอกสารนี้

ผลลัพธ์ (ไทย) 2:

หลังจาก PCB เปลือยเป็นประชากรที่มีส่วนประกอบจะต้องมีการทดสอบเพื่อหาข้อบกพร่องการผลิต โดยปกติแล้วการทดสอบขอบเขตการสแกนจะใช้ในหน้าจอออกบอร์ดที่มีข้อบกพร่องของโครงสร้างแบบคงที่ หลังจากขั้นตอนการคัดกรอง "สุขภาพ" แผงอยู่ในการติดตั้งสำหรับ ISP ตามมาและทดสอบการทำงานโดยใช้ภาพบูต ในกรณีส่วนใหญ่ก็ถือว่าเป็นประโยชน์ในการเขียนโปรแกรม NVMS กับฮาร์ดแวร์ทดสอบเดียวกับที่ใช้สำหรับการตรวจสอบและการทดสอบของส่วนประกอบอื่น ๆ ในการประกอบแผงวงจรพิมพ์ (PCBA) ภายใต้การทดสอบ ปัญหาคือว่า ISP จะกลายเป็นเวลานานมากการบริโภคเนื่องจากการเพิ่มประสิทธิภาพอย่างต่อเนื่องของความจุของ NVMS วิธีการของ PCBT จะช่วยลดเวลาในการเขียนโปรแกรมของหน่วยความจำแฟลชจากชั่วโมงเช่นเดียวกับในกรณีที่มี BS เพื่อนาทีและแม้แต่น้อย เวลา ISP ที่เกิดขึ้นจริง (ในกรณีของ PCBT) หนักขึ้นอยู่กับสถาปัตยกรรมของอินเตอร์เฟซการแก้ปัญหาของการขึ้นในชุดคำสั่งของได้ในประสิทธิภาพการทำงานของตัวควบคุมหน่วยความจำแฟลชภายในขึ้น SoC และประสิทธิภาพการทำงานของแฟลช หน่วยความจำตัวเอง หลังมีการกล่าวถึงในรายละเอียดในส่วนสุดท้ายของบทความนี้

ผลลัพธ์ (ไทย) 3:

หลังจาก PCB เปลือยเป็นประชากรที่มีชิ้นส่วนจะต้องมีการทดสอบข้อบกพร่องการผลิต โดยทั่วไป ขอบเขตการสแกนการทดสอบจะใช้หน้าจอออกบอร์ดกับข้อบกพร่องของโครงสร้างแบบคงที่ หลังจากขั้นตอนการคัดกรอง " สุขภาพ " บอร์ดอยู่ในโคมสำหรับ ISP ที่ตามมาและทดสอบการทำงานโดยใช้ตัวโหลดการบูตภาพ ในกรณีส่วนใหญ่ก็ถือว่าเป็นโปรแกรม nvms เดียวกันกับทดสอบฮาร์ดแวร์ที่ใช้สำหรับการตรวจสอบและการทดสอบของส่วนประกอบอื่น ๆบนแผ่นวงจรพิมพ์ประกอบ ( PCBA ) ภายใต้การทดสอบ ปัญหาคือว่า ISP เป็นใช้เวลานานมาก เนื่องจากกระบวนการเพิ่มประสิทธิภาพอย่างต่อเนื่องของความจุ nvms .วิธีการ pcbt ช่วยลดเวลาจากชั่วโมงของการเขียนโปรแกรมหน่วยความจำแฟลช ในกรณีกับ BS ในนาทีและแม้แต่น้อย เวลา ISP จริง ( กรณี pcbt ) หนักขึ้นอยู่กับสถาปัตยกรรมของดีบักอินเตอร์เฟซของขึ้น ในชุดการสอนของขึ้น สมรรถนะของตัวควบคุมหน่วยความจำแฟลชภายในขึ้น ส และประสิทธิภาพของหน่วยความจำแฟลชนั่นเองส่วนที่กล่าวถึงในรายละเอียดในส่วนสุดท้ายของบทความนี้