The second approach [14] adopted fo

The second approach [14] adopted for hardware implementation of shortest-path algorithms employ multiple processing elements (PEs) such that each PE corresponds to a node in the graph. Information about the links is stored in an external memory such that each link is represented using three values namely the index of the start node, the index of the end node and the weight of the link. A completely different graph topology can be supplied to the FPGA-based accelerator as input by changing the contents of the external memory.

ผลลัพธ์ (ไทย) 1:

วิธีสอง [14] นำสำหรับฮาร์ดแวร์ดำเนินการจ้างที่สั้นที่สุดเส้นทางอัลกอริทึมการประมวลผลหลายองค์ประกอบ (PEs) ซึ่ง PE แต่ละตรงกับโหนดในกราฟ เกี่ยวกับการเชื่อมโยงข้อมูลในหน่วยความจำภายนอกซึ่งเชื่อมโยงแต่ละจะแสดงโดยใช้ค่าสามค่าคือดัชนีของเริ่มต้นโหน ดัชนีของโหนปลายและน้ำหนักของการเชื่อมโยงนี้ โทโพโลยีอย่างกราฟสามารถจัดเร่งใช้ FPGA เป็นอินพุต โดยเปลี่ยนเนื้อหาของหน่วยความจำภายนอก

ผลลัพธ์ (ไทย) 2:

แนวทางที่สอง [14] นำมาใช้สำหรับการใช้ฮาร์ดแวร์ของอัลกอริทึมที่สั้นที่สุดเส้นทางจ้างองค์ประกอบการประมวลผลหลาย ๆ (PEs) เช่นกันว่า PE สอดคล้องกับโหนดในกราฟ ข้อมูลเกี่ยวกับการเชื่อมโยงจะถูกเก็บไว้ในหน่วยความจำภายนอกเช่นกันว่าการเชื่อมโยงเป็นตัวแทนโดยใช้สามค่าคือดัชนีของโหนดเริ่มต้นดัชนีของโหนดที่สิ้นสุดและน้ำหนักของการเชื่อมโยงที่ ทอพอโลยีกราฟแตกต่างอย่างสิ้นเชิงจะจ่ายให้กับคันเร่ง FPGA-based เป็น input โดยการเปลี่ยนเนื้อหาของหน่วยความจำภายนอก

ผลลัพธ์ (ไทย) 3:

[ 14 ] วิธีที่สองใช้สําหรับการสร้างฮาร์ดแวร์ของเส้นทางสั้นที่สุด จะใช้องค์ประกอบหลายขั้นตอนวิธีการประมวลผล ( PES ) ซึ่งแต่ละ PE สอดคล้องกับโหนดในกราฟ ข้อมูลเกี่ยวกับการเชื่อมโยงจะถูกเก็บไว้ในหน่วยความจําภายนอกเช่นที่เชื่อมโยงแต่ละแทนการใช้สามค่าคือดัชนีโหนดเริ่มต้น ดัชนีของปลายโหนดและน้ำหนักของการเชื่อมโยง โทโพโลยีกราฟที่แตกต่างกันอย่างสมบูรณ์สามารถระบุให้เร่งใช้ FPGA เป็นการป้อนข้อมูล โดยเปลี่ยนเนื้อหาของหน่วยความจำภายนอก