Based on the definitions in Section

Based on the definitions in Section 2. we devise a
framework that breaks the verification process into three
invariants that correspond to the three steps necessary
for processing a memory operation (shown in Figure 1).
First, memory operations are read from the instruction
stream in program order (

ผลลัพธ์ (ไทย) 1:

Based on the definitions in Section 2. we devise aframework that breaks the verification process into threeinvariants that correspond to the three steps necessaryfor processing a memory operation (shown in Figure 1).First, memory operations are read from the instructionstream in program order (operations access the (highest level) cache in a possiblydifferent order, which we call cache order (enable hardware optimizations such as write buffers.Some time after accessing the cache, operations performand become visible in the globally shared memory. Thisoccurs when the affected data is written back to memoryor accessed by another processor. At the global memory,cache orders from all processors are combined into oneglobal memory order (

ผลลัพธ์ (ไทย) 2:

ตามคำนิยามในมาตรา 2 เราประดิษฐ์
กรอบที่แบ่งกระบวนการตรวจสอบออกเป็นสาม
คงที่สอดคล้องกับสามขั้นตอนที่จำเป็น
สำหรับการประมวลผลการดำเนินงานของหน่วยความจำ (แสดงในรูปที่ 1).
ก่อนการดำเนินงานหน่วยความจำที่ถูกอ่านจากการเรียนการสอน
ในกระแส การสั่งซื้อโปรแกรม (การดำเนินการเข้าถึง (ระดับสูงสุด) ในแคชอาจจะเป็น
คำสั่งที่แตกต่างกันที่เราเรียกว่าการสั่งซื้อแคช (การเพิ่มประสิทธิภาพการใช้งานฮาร์ดแวร์เช่นการเขียนบัฟเฟอร์.
บางครั้งหลังจากที่การเข้าถึงแคชการดำเนินงานดำเนินการ
และกลายเป็นมองเห็นได้ในหน่วยความจำที่ใช้ร่วมกันทั่วโลก นี้
เกิดขึ้นเมื่อข้อมูลที่ได้รับผลกระทบจะเขียนกลับไปยังหน่วยความจำ
หรือเข้าถึงโดยหน่วยประมวลผลอื่น ในหน่วยความจำระดับโลก,
คำสั่งซื้อจากแคชประมวลผลทั้งหมดจะรวมกันเป็นหนึ่ง
เพื่อที่หน่วยความจำระดับโลก (

ผลลัพธ์ (ไทย) 3:

ตามคำนิยามในมาตรา 2 เราประดิษฐ์
กรอบที่ทำลายกระบวนการตรวจสอบเป็น 3
ผลยืนยงที่สอดคล้องกับสามขั้นตอนที่จำเป็นสำหรับการประมวลผลหน่วยความจำ
( แสดงในรูปที่ 1 ) .
ก่อนปฏิบัติการหน่วยความจำอ่าน จากการสอน
กระแสเพื่อโปรแกรม ( < P ) และดำเนินการโดยหน่วยประมวลผล ณจุดนี้การ microarchitectural ต่อรัฐแต่ไม่ผูกพันรัฐสถาปัตยกรรม 2
การเข้าถึง ( ระดับสูงสุด ) อาจแตกต่างกันในแคช
สั่ง ซึ่งเราเรียกแคชคำสั่ง ( < C ) ความสอดคล้องของโมเดลใหม่ของแคชที่อนุญาตให้ใช้งานอุปกรณ์เพิ่มประสิทธิภาพ เช่น

เขียนบัฟเฟอร์ บางครั้งหลังจากการเข้าถึงแคช , การแสดง
และกลายเป็นมองเห็นได้ในทั่วโลกที่แบ่งปันความทรงจำ นี้เกิดขึ้นเมื่อได้รับข้อมูล

เขียนกลับไปยังหน่วยความจำหรือเข้าถึงได้โดยระบบอื่น ที่หน่วยความจำระดับโลก
แคชคำสั่งจากโปรเซสเซอร์จะรวมกันเป็นหนึ่งเพื่อหน่วยความจำระดับโลก (
< M )