The Vivado HLS tool was used to syn

The Vivado HLS tool was used to synthesise hardware
coprocessors for implementation in the FPGA fabric from C++
functions describing the threshold generation and mean filter
algorithms. This process was an iterative one to achieve the
best performance by directing the hardware synthesis through
a combination of directive pragmas and code refactoring, as
shown in figure 1.

ผลลัพธ์ (ไทย) 1:

เครื่องมือ Vivado HLS ใช้ synthesise ฮาร์ดแวร์coprocessors สำหรับการใช้งานใน FPGA ผ้าจาก c ++ฟังก์ชันที่อธิบายการสร้างเกณฑ์และตัวกรองหมายถึงอัลกอริทึม กระบวนการนี้คือ หนึ่งการซ้ำเพื่อให้เกิดการประสิทธิภาพสูงสุด โดยการกำกับการสังเคราะห์ฮาร์ดแวร์ผ่านdirective pragmas และรหัส refactoring เป็นแสดงในรูปที่ 1

ผลลัพธ์ (ไทย) 2:

เครื่องมือ Vivado HLS ถูกใช้ในการสังเคราะห์ฮาร์ดแวร์
coprocessors สำหรับการดำเนินงานในผ้า FPGA จาก c ++
ฟังก์ชั่นรุ่นอธิบายเกณฑ์และตัวกรองหมายถึง
ขั้นตอนวิธีการ กระบวนการนี้เป็นหนึ่งซ้ำแล้วซ้ำอีกเพื่อให้เกิด
ประสิทธิภาพที่ดีที่สุดโดยการกำกับการสังเคราะห์ฮาร์ดแวร์ผ่าน
การรวมกันของ pragmas สั่งและรหัส refactoring เป็น
ที่แสดงในรูปที่ 1

ผลลัพธ์ (ไทย) 3:

การใช้เครื่องมือ vivado HLS เพื่อสังเคราะห์ฮาร์ดแวร์coprocessors สำหรับใช้งานในอุตสาหกรรมผ้าจาก C + +ฟังก์ชันอธิบายเกณฑ์รุ่นและหมายถึงตัวกรองอัลกอริธึม กระบวนการนี้เป็นวิธีการหนึ่งที่จะบรรลุมีประสิทธิภาพที่ดีที่สุดโดยการสังเคราะห์ฮาร์ดแวร์ผ่านการรวมกันของคำสั่ง pragmas และรหัสวาริท ,แสดงในรูปที่ 1