Limit state EQU does not occur when

Limit state EQU does not occur when the destabilizing design effects of actions Ed,dst are less than or equal to the stabilizing design effects Ed,stb:

ผลลัพธ์ (ไทย) 1:

จำกัดรัฐ EQU เกิดเมื่อ destabilizing ออกแบบผลของการกระทำ Ed, dst น้อยกว่า หรือเท่ากับสมัยมีเสถียรภาพออกผล Ed, stb:

ผลลัพธ์ (ไทย) 2:

จำกัด รัฐ EQU ไม่เกิดขึ้นเมื่อผลกระทบการออกแบบทำให้เกิดความวุ่นวายจากการกระทำของเอ็ด dst น้อยกว่าหรือเท่ากับผลกระทบเสถียรภาพการออกแบบเอ็ด stb:

ผลลัพธ์ (ไทย) 3:

รัฐจำกัด equ ไม่ได้เกิดขึ้นเมื่อผลของการกระทำของการออกแบบ ed , เวลาจะน้อยกว่าหรือเท่ากับค่าเสถียรภาพการออกแบบผลเอ็ด ฯลฯ :