As shown in Figure 1, a single node

As shown in Figure 1, a single node of the hybrid HPC system
will consist of several complex out-of-order issue RISC/CISC
multicore processors and Reconfigurable Logic (RL) coprocessors.
These coprocessors will be socket compatible to processors and
hence will be integrated on existing motherboards without any
glue logic. The processors and coprocessors will be interconnected
through uniform chip-to-chip and board-to-board interconnects like
Hypertransport [8]. To ensure scale-up as well as speed-up, it is
quite likely that the most prevalent memory architectures of a single
node in these hybrid computing machines will be cache-coherent
Non-Uniform Memory Access (ccNUMA) [9]. The machines will
have multiple levels of caches and main memory sizes of several
gigabytes, if not terabytes

ผลลัพธ์ (ไทย) 3:

ดังแสดงในรูปที่ 1 โหนดเดียว
ระบบ HPC ไฮบริดจะประกอบด้วยหลายซับซ้อนของเพื่อปัญหา RISC / cisc
โปรเซสเซอร์ multicore Reconfigurable และตรรกะ ( RL ) coprocessors .
coprocessors เหล่านี้จะเข้ากันได้กับโปรเซสเซอร์ซ็อกเก็ตและจึงจะสามารถรวมกับเมนบอร์ด

กาวที่มีอยู่โดยไม่ต้องตรรกะ โปรเซสเซอร์จะเชื่อมต่อกัน และ coprocessors
ผ่านชุดชิปบอร์ดชิพและบอร์ดเชื่อมเหมือน
เป็นเจ้าของ [ 8 ] เพื่อให้แน่ใจว่าระดับเช่นเดียวกับความเร็ว มัน
ค่อนข้างมากว่า หน่วยความจำที่แพร่หลายมากที่สุด สถาปัตยกรรมของโหนดเดียว
เหล่านี้ไฮบริดคอมพิวเตอร์เครื่องจะแคชติดต่อกันเครื่องแบบ
ไม่เข้าถึงหน่วยความจำ ( ccnuma ) [ 9 ] เครื่องจะ
มีหลายระดับและขนาดของแคชหน่วยความจำหลักของหลาย
กิกะไบต์ ,ถ้าไม่ใช่เทอ