Fig. 2 shows the power delivery net

Fig. 2 shows the power delivery network impedance for the embedded array capacitor prototype when compared to the traditional design from [1]. Clearly, the EAC has reduced the droop at the highest frequencies needed for high performance microprocessors.

ผลลัพธ์ (ไทย) 1:

รูปที่ 2 แสดงความต้านทานเครือข่ายส่งพลังงานสำหรับเรย์ฝังตัวต้นแบบตัวเก็บประจุเมื่อเทียบกับแบบดั้งเดิมจาก [1] อย่างชัดเจน EAC ได้ลดลงก้มต่ำที่ความถี่สูงสุดที่จำเป็นสำหรับไมโครโปรเซสเซอร์ประสิทธิภาพสูง

ผลลัพธ์ (ไทย) 2:

มะเดื่อ. 2 แสดงให้เห็นถึงความต้านทานเครือข่ายการจัดส่งพลังงานสำหรับอาร์เรย์เก็บประจุต้นแบบฝังตัวเมื่อเปรียบเทียบกับการออกแบบแบบดั้งเดิมจาก [1] เห็นได้ชัดว่ามีการลด EAC เสียกำลังใจที่ความถี่สูงสุดที่จำเป็นสำหรับไมโครโปรเซสเซอร์ที่มีประสิทธิภาพสูง

ผลลัพธ์ (ไทย) 3:

รูปที่ 2 แสดงพลังเครือข่ายการส่งค่าอาร์เรย์สำหรับฝังตัวตัวเก็บประจุต้นแบบเมื่อเทียบกับแบบดั้งเดิมจาก [ 1 ] อย่างชัดเจน , EAC ได้ลดย้อยที่ความถี่สูงสุดที่จำเป็นสำหรับไมโครโปรเซสเซอร์ประสิทธิภาพสูง