C. Effects of Output ImpedanceWhen

C. Effects of Output Impedance
When the device width is increased both the output conductance and the drain current are scaled by the same factor. Therefore, the ratio of the output impedance (rds) to the optimum output impedance (ROPT) remains constant and no advantage can be gained in terms of drain efficiency. The only way to improve rds is by increasing the channel length; however this is not an option since it reduces the fT. Figure 7 shows the effect on the power added efficiency (PAE) asrds become comparable to ROPT. Asrds decreases, the output saturates at a lower power since a more significant part of the RF power is dissipated internally. To improve linearity the auxiliary amplifier must be biased to turn-on at a lower input power. However this moves the auxiliary amplifier closer to Class B operation reducing the efficiency even further. Also, a lowrds reduces the effectiveness of the active load-pull because less current makes it to the load. This effect can be mitigated by increasing the width of the peak device.
D. Effects of Breakdown Voltage
Thin oxide devices must use lower supply voltages for reliability reasons. Figure 8 shows how the supply voltage affects the PAEand PSAT. ROPT is reduced with the supply voltage to accommodate the lower voltage swing.
III. PROPOSED TOPOLOGY AND RESULTS The trends from section II are used to implement a reconfigurable DPA in a commercially available 90-nm CMOS process at 71 to 76 GHz. The reconfigurable option is bias controlled and allows the DPA to be transformed into a balanced PA in cases where low PAPR modulation schemes are used. The advantages of balanced PAs are improved gain, linearity, and stability, as well as added redundancy. To allow the option, symmetry between the two parallel stages is needed. Therefore, the main and the peak amplifier branches are designed using the same PA block as shown in Figure 9. The main PA is biased in Class AB instead of Class B to improve gain at mm-wave frequencies.
The PA transistor is sized for optimum fMAX and rds. An electromagnetic design approach with Agilent Momentum [9] is used for the verification of the passives including transistor feed networks which are shown in Figure 10 (b). Coplanar waveguide (CPW) based passives are employed to reduce losses in the silicon substrate [10]. The power splitter between the main and the peak state is implemented with a 90-degree hybrid coupler. The coupler is meandered and lightly loaded with via bridges to reduce the layout area. The EM simulated bandwidth of the coupler is found to be more than adequate to cover the whole 71-76 GHz range. All the passive networks are implemented on an ultra-thick metal layer available in the process. Feasibility of the circuit is improved by reducing the dependence of transistor parasitics by utilizing low qualityfactor (Q) matching networks. The final DPA layout has a total footprint of 1590 μm by 965μm. The layout including testing structures is shown in Figure 10.
In the DPA configuration the circuit produces 11.7 dBm of output power at 1-dB compression point (P1dB) with 30.6 % PAE. The balanced configuration has similar P1dB and PAE with 11.9 dBm and 30.1 % respectively. However, at 6-dB back-off from P1dB the DPA PAE is improved by 8 %. The improvement in gain of the balanced configuration is 3.2 dB.

The RF transistors in the 90-nm CMOS process used for this implementation have output impedances of about four times larger than ROPT, a knee voltage about 30 % of VDS, and are powered with 1.5 V supplies. Using the proposed Doherty PA model, Figure 11 shows that the predicted trends are within 5 % of the actual results.
IV. CONCLUSION
The feasibility of implementing a high efficiency Doherty amplifier in commercial CMOS processes has been discussed here. An adapted version of the Curtice-Ettenberg model was used to investigate design trends and limitations of the CMOS active devices at mm-wave frequencies. Even though
theCurtice-Ettenberg model is traditionally used to model MESFETs, it was found to be a useful tool in accurately predicting the performance trends in the Doherty. The finite output impedance was found to have the biggest impact on the performance and it can reduce the ideal Doherty PAE by as much as 25 %. Finally, a 71-76 GHz DPA is proposed and implemented in a 90-nm RF-CMOS process. The footprint of the DPA is 1.53 mm2 and it has a P1dB of 11.7 dBm, a PAE of 30.6 % and a PAE at 6-dB back-off of 15.6 %. At P1dB the DPA is consuming 21.7 mA from the 1.5 V supply. The reconfigurable option improves the gain by 3.2 dB and draws an additional 7.1 mA. This option makes the circuit more functional at mm-wave frequencies. The efficiency characteristics of the implementation are within 5 % of the model predictions.

ผลลัพธ์ (ไทย) 1:

ค.ผลกระทบของอิมพีแดนซ์เอาต์พุตเมื่อจะเพิ่มความกว้างของอุปกรณ์ นำพาผลลัพธ์และท่อระบายน้ำปัจจุบันจะปรับ ด้วยตัวคูณเดียวกัน ดังนั้น อัตราส่วนของอิมพีแดนซ์เอาต์พุต (rds) ที่อินพุตที่เหมาะสม (ROPT) คงที่ และสามารถได้รับประโยชน์ไม่ในแง่ของการระบายน้ำ efficiency เป็นวิธีเดียวที่จะปรับปรุง rds โดยเพิ่มความยาวช่อง อย่างไรก็ตาม นี้ไม่ตัวเลือกเนื่องจากจะช่วยลดการฟุต รูปที่ 7 แสดงผลพลังเพิ่ม asrds efficiency (PAE) กลายเป็นเทียบเท่ากับ ROPT ลด Asrds ผลลัพธ์ saturates ที่พลังงานต่ำตั้งแต่งมากส่วนเพิ่มเติมของการใช้พลังงาน RF เป็นอย่างดีภายใน ปรับปรุงเส้นตรงลำเอียงทำ amplifier เสริมการเปิดกำลังอินพุทต่ำ อย่างไรก็ตาม นี่ย้าย amplifier เสริมการใกล้ชิดกับการดำเนินงานระดับ B ลด efficiency ยิ่ง ยัง lowrds การลดประสิทธิภาพของการใช้งานโหลดดึง เพราะปัจจุบันน้อยกว่าทำให้มันโหลด ผลกระทบนี้สามารถบรรเทาได้ โดยการเพิ่มความกว้างของอุปกรณ์สูงสุดD. ผลของแรงดันพังทลายออกไซด์บางอุปกรณ์ต้องใช้แรงดันไฟฟ้าที่จ่ายต่ำกว่าเหตุผลความน่าเชื่อถือ รูปที่ 8 แสดงว่าแรงดันไฟฟ้าที่แหล่งจ่ายมีผลต่อ PAEand PSAT ROPT จะลดแรงดันไฟฟ้าแหล่งจ่ายเพื่อรองรับการแกว่งของแรงดันไฟฟ้าต่ำโทโพโลยีและผลลัพธ์แนวโน้มจาก II ใช้การใช้ reconfigurable DPA ใน CMOS 90 nm จำหน่ายส่วน III. เสนอประมวลที่ 71 76 GHz ตัวเลือก reconfigurable เป็นอคติที่ถูกควบคุม และ DPA จะเปลี่ยน PA ที่สมดุลในกรณีที่มีใช้ต่ำ PAPR ปรับแผนให้ ข้อดีของสมดุล PAs มีกำไรดีขึ้น เชิงเส้น ความเสถียร ตลอดจนเพิ่มความซ้ำซ้อน การอนุญาตให้ตัวเลือก สมมาตรระหว่างขั้นสองขนานจำเป็น ดังนั้น หลักและสูงสุด amplifier สาขาออกใช้ PA บล็อกเดียวกันดังที่แสดงในรูปที่ 9 PA หลักจะลำเอียงในคลาส AB แทน Class B การปรับปรุงกำไรที่มม.คลื่นความถี่ทรานซิสเตอร์ PA มีขนาดที่เหมาะสม fMAX และ rds วิธีการออกแบบแม่เหล็กไฟฟ้ากับโมเมนตัม Agilent [9] ใช้สำหรับระยะของพาสซีฟเช่นทรานซิสเตอร์ฟีดเครือข่ายซึ่งแสดงในรูปที่ 10 (b) พาสซีฟออก coplanar (CPW) ตามที่ถูกว่าจ้างเพื่อลดการสูญเสียในพื้นผิวซิลิโคน [10] ดำเนินการแยกอำนาจระหว่างหลักและรัฐสูงสุด ด้วย coupler เป็นไฮบริ 90 องศา Coupler ที่มี meandered และโหลดเบา ๆ ด้วยผ่านสะพานเพื่อลดพื้นที่โครงร่าง แบนด์วิดธ์ EM จำลองของ coupler ที่พบจะเป็นมากกว่าเพียงพอเพื่อให้ครอบคลุมทั้งช่วง 71-76 GHz เครือข่ายที่แฝงทั้งหมดจะดำเนินการบนชั้นโลหะที่หนาเป็นพิเศษมีอยู่ในกระบวนการ ความเป็นไปได้ของวงจรจะดีขึ้น โดยลดการพึ่งพาของ parasitics ทรานซิสเตอร์โดยใช้เครือข่ายต่ำ qualityfactor (Q) ตรงกัน พิจารณาโครงร่าง DPA มีรอยรวม 1590 μ m โดย 965μm รูปแบบรวมถึงการทดสอบโครงสร้างแสดงในรูปที่ 10ในการกำหนดค่า DPA วงจรผลิต dBm 11.7 ของพลังงานที่จุด 1 dB การบีบอัด (P1dB) 30.6% เพ กำหนดค่าสมดุลได้คล้าย P1dB PAE 11.9 dBm และ 30.1% ตามลำดับ อย่างไรก็ตาม ที่ 6 dB หลังปิดจาก P1dB DPA PAE จะดีขึ้น 8% ปรับปรุงในการกำหนดค่าความสมดุลเป็น 3.2 dBทรานซิสเตอร์ RF ในการ CMOS 90 nm ที่ใช้สำหรับการดำเนินการนี้ได้แสดงผล impedances ของประมาณสี่ครั้งขนาดใหญ่กว่า ROPT แรงดันไฟฟ้าเข่าประมาณ 30% ของ VDS และขับเคลื่อน ด้วย 1.5 V อุปกรณ์ ใช้รูปแบบ PA โดเฮอร์ตีเสนอ รูปที่ 11 แสดงว่า แนวโน้มการคาดการณ์อยู่ 5% ของผลลัพธ์จริงIV. ข้อสรุปกล่าวถึงความเป็นไปได้ของการใช้ความสูง efficiency amplifier โดเฮอร์ตีในกระบวนการ CMOS ในเชิงพาณิชย์ที่นี่ การปรับรุ่นรุ่น Curtice Ettenberg ถูกใช้เพื่อตรวจสอบแนวโน้มการออกแบบและข้อจำกัดของอุปกรณ์ใช้งาน CMOS ที่มม.คลื่นความถี่ แม้ว่ารุ่น theCurtice-Ettenberg เป็นประเพณีที่ใช้กับรุ่น MESFETs มันก็จะเป็นเครื่องมือที่มีประโยชน์ในการทำนายแนวโน้มประสิทธิภาพในโดเฮอร์ตีถูกต้อง อินพุต finite พบว่ามีผลกระทบที่ใหญ่ที่สุดในประสิทธิภาพการทำงาน และมันสามารถลดเพโดเฮอร์ตีเหมาะมากถึง 25% ในที่สุด 71-76 GHz DPA จะเสนอ และนำมาใช้ในกระบวนการ RF CMOS 90 nm ของ DPA เป็น 1.53 mm2 และมี P1dB ของ 11.7 dBm, PAE 30.6% และมี PAE ที่ 6 dB หลังปิด 15.6% ที่ P1dB DPA คือบริโภค 21.7 mA จากแหล่งจ่าย V 1.5 ตัว reconfigurable ปรับปรุงกำไร โดย 3.2 dB และดึงข้อ 7.1 เพิ่มเติม mA ตัวเลือกนี้ทำให้วงจรทำงานที่ความถี่คลื่นมม. ลักษณะ efficiency ของการใช้งานอยู่ 5% ของคาดการณ์รูปแบบ

ผลลัพธ์ (ไทย) 2:

C. ผลของความต้านทานขาออก
เมื่อความกว้างของอุปกรณ์ที่จะเพิ่มขึ้นทั้งสื่อกระแสไฟฟ้าส่งออกและท่อระบายน้ำในปัจจุบันที่มีการปรับขนาดโดยปัจจัยเดียวกัน ดังนั้นอัตราส่วนของความต้านทานเอาท์พุท (RDS) เพื่อความต้านทานเอาท์พุทที่เหมาะสม (ROPT) ยังคงอยู่อย่างต่อเนื่องและไม่มีประโยชน์ที่จะได้ในแง่ของการระบายน้ำ EF Fi ciency วิธีเดียวที่จะปรับปรุง RDS คือการเพิ่มความยาวของช่อง; อย่างไรก็ตามเรื่องนี้ไม่ได้เป็นตัวเลือกเพราะมันจะช่วยลดค่า Ft รูปที่ 7 แสดงให้เห็นถึงผลกระทบต่อการใช้พลังงานเพิ่ม EF Fi ciency นี้ (PAE) asrds กลายเปรียบได้กับ ROPT Asrds ลดความอิ่มตัวเอาท์พุทที่พลังงานต่ำตั้งแต่ส่วน Fi ลาดเทนัยสำคัญมากขึ้นของการใช้พลังงาน RF จะเหือดหายภายใน เพื่อปรับปรุงการเชิงเส้นเสริม ER Fi ampli จะต้องลำเอียงที่จะเปิดในที่ไฟฟ้าเข้าที่ลดลง อย่างไรก็ตามเรื่องนี้ย้ายเสริม ER Fi ampli ใกล้ชิดกับการดำเนินงานใน Class B ลด Fi ciency EF ยิ่งขึ้น นอกจากนี้ lowrds ลดประสิทธิภาพของการใช้งานโหลดดึงเพราะปัจจุบันน้อยกว่าทำให้ง่ายต่อการโหลด ผลกระทบนี้จะลดลงโดยการเพิ่มความกว้างของอุปกรณ์ยอด.
D. ผลกระทบของแรงดันพังทลาย
อุปกรณ์ออกไซด์บางต้องใช้แรงดันที่ต่ำกว่าสำหรับเหตุผลที่น่าเชื่อถือ รูปที่ 8 แสดงให้เห็นว่าแรงดันมีผลต่อ PAEand PSAT ROPT จะลดลงด้วยแรงดันเพื่อรองรับการแกว่งแรงดันไฟฟ้าที่ต่ำกว่า.
III เสนอ topology และผลจากแนวโน้มส่วนครั้งที่สองที่มีการใช้ในการดำเนินการลาดตระเวน Fi gurable DPA ในเชิงพาณิชย์ที่มี 90 นาโนเมตรกระบวนการ CMOS ที่ 71-76 GHz Recon Fi ตัวเลือก gurable อคติควบคุมและช่วยให้ DPA ที่จะกลายเป็นความสมดุล PA ในกรณีที่ PAPR ต่ำปรับแผนการถูกนำมาใช้ ข้อดีของอภิสิทธิ์สมดุลที่ดีขึ้นกำไรเชิงเส้นและความมั่นคงเช่นเดียวกับการเพิ่มความซ้ำซ้อน ที่จะอนุญาตให้ตัวเลือกสมมาตรระหว่างสองขั้นตอนขนานเป็นสิ่งจำเป็น ดังนั้นหลักและจุดสูงสุด ampli สาขา Fi ER ได้รับการออกแบบโดยใช้บล็อก PA เดียวกันดังแสดงในรูปที่ 9 หลัก PA จะลำเอียงในห้องเรียน AB แทน Class B เพื่อปรับปรุงกำไรที่ความถี่ MM-คลื่น.
ทรานซิสเตอร์ PA มีขนาดกะทัดรัด fMAX และ RDS วิธีการออกแบบแม่เหล็กไฟฟ้ากับ Agilent โมเมนตัม [9] ใช้สำหรับไอออนบวก Fi Veri ของ passives รวมทั้งเครือข่ายฟีดทรานซิสเตอร์ซึ่งจะแสดงในรูปที่ 10 (ข) ท่อนำคลื่น Coplanar (CPW) passives ตามที่ใช้ในการลดการสูญเสียในพื้นผิวซิลิกอน [10] ตัวแยกอำนาจระหว่างหลักและรัฐสูงสุดจะดำเนินการกับ 90 องศาไฮบริด coupler coupler ที่จะวกวนและเต็มไปด้วยเบา ๆ ผ่านทางสะพานเพื่อลดพื้นที่การจัดวาง EM จำลองแบนด์วิดธ์ของ coupler จะพบว่าเป็นมากกว่าเพียงพอที่จะครอบคลุมทั้งช่วง 71-76 GHz ทุกเครือข่ายเรื่อย ๆ จะดำเนินการในชั้นโลหะพิเศษหนาที่มีอยู่ในกระบวนการ ความเป็นไปได้ของวงจรจะดีขึ้นโดยลดการพึ่งพาของ parasitics ทรานซิสเตอร์โดยใช้ qualityfactor ต่ำ (Q) เครือข่ายการจับคู่ Fi NAL รูปแบบ DPA มีรอยรวม 1590 ไมโครเมตรโดย965μm รวมทั้งรูปแบบโครงสร้างการทดสอบจะแสดงในรูปที่ 10
ใน DPA Con Fi ไฟล์โครงสร้างวงจรผลิต 11.7 dBm กำลังขาออกวันที่ 1-DB จุดการบีบอัด (P1dB) 30.6% บริษัท พีเออี สมดุลไฟล์โครงสร้าง Con Fi มี P1dB ที่คล้ายกันและ บริษัท พีเออีกับ 11.9 dBm และ 30.1% ตามลำดับ อย่างไรก็ตามใน 6 dB กลับออกจาก P1dB DPA PAE จะดีขึ้นโดย 8% การปรับปรุงในกำไรของสมดุลไฟล์โครงสร้าง Con Fi คือ 3.2 เดซิเบล.

ทรานซิสเตอร์ RF ในกระบวนการ CMOS 90 นาโนเมตรที่ใช้สำหรับการดำเนินงานนี้มีความต้านทานการส่งออกประมาณสี่ครั้งใหญ่กว่า ROPT, แรงดันเข่าประมาณ 30% ของ VDS และมีการขับเคลื่อนด้วย 1.5 V วัสดุสิ้นเปลือง โดยใช้รูปแบบการเสนอโดเฮอร์ตี้ PA, รูปที่ 11 แสดงให้เห็นว่าแนวโน้มที่คาดการณ์ไว้อยู่ภายใน 5% ของผลที่เกิดขึ้นจริง.
IV สรุปผลการศึกษา
ความเป็นไปได้ในการดำเนินการสูง EF Fi ciency โดเฮอร์ตี้เอ้อ ampli Fi ในกระบวนการ CMOS ในเชิงพาณิชย์ได้รับการกล่าวถึงที่นี่ ปรับรุ่นของรูปแบบ Curtice-Ettenberg ถูกใช้ในการตรวจสอบแนวโน้มการออกแบบและข้อ จำกัด ของอุปกรณ์ที่ใช้งาน CMOS ที่ความถี่คลื่นมิลลิเมตร แม้ว่า
รูปแบบ theCurtice-Ettenberg เป็นประเพณีที่ใช้ในการจำลอง MESFETs มันก็พบว่าเป็นเครื่องมือที่มีประโยชน์ในการทำนายถูกต้องแนวโน้มผลการดำเนินงานในโดเฮอร์ตี้ ความต้านทานเอาท์พุท Fi Nite ก็พบว่ามีผลกระทบมากที่สุดต่อประสิทธิภาพการทำงานและสามารถลดเหมาะโดเฮอร์ตี้ PAE โดยเท่า 25% ในที่สุด 71-76 GHz DPA เสนอและดำเนินการใน 90 นาโนเมตรกระบวนการ RF-CMOS รอยเท้าของ DPA คือ 1.53 mm2 และมี P1dB 11.7 dBm เป็น PAE ของ 30.6% และ บริษัท พีเออีที่ 6 dB กลับออกจาก 15.6% ที่ P1dB DPA บริโภค 21.7 mA จาก 1.5 V อุปทาน Recon Fi ตัวเลือก gurable ช่วยเพิ่มกำไร 3.2 เดซิเบลและดึงเพิ่มอีก 7.1 มิลลิแอมป์ ตัวเลือกนี้จะทำให้วงจรทำงานได้มากขึ้นที่ความถี่คลื่นมิลลิเมตร ลักษณะ EF Fi ciency ของการดำเนินการอยู่ใน 5% ของการคาดการณ์รูปแบบ

ผลลัพธ์ (ไทย) 3:

ผลของความต้านทานเอาต์พุต Cเมื่ออุปกรณ์ความกว้างเพิ่มขึ้นทั้งการส่งออกและระบบระบายปัจจุบันจะถูกปรับโดยปัจจัยเดียวกัน ดังนั้น อัตราส่วนของอิมพีแดนซ์ขาออก ( RDS ) ค่าผลผลิตสูงสุด ( ropt ) คงที่ และประโยชน์ที่จะได้รับในแง่ของประสิทธิภาพการระบาย EF จึง . วิธีเดียวที่จะปรับปรุง RDS เป็นโดยการเพิ่มช่อง ความยาว อย่างไรก็ตามนี่ไม่ใช่ทางเลือกเพราะมันลดฟุต รูปที่ 7 แสดงผลพลังงานเพิ่มประสิทธิภาพ ( แพ ) asrds EF จึงเป็นประหนึ่ง ropt . asrds ลดลง ผลผลิต saturates ที่ลดลงเนื่องจากพลังมากขึ้น signi จึงไม่สามารถเป็นส่วนหนึ่งของพลังงาน RF จะกระจายภายใน เพื่อปรับปรุงเสริมกระแส ampli จึงเอ้อต้องลำเอียงที่จะเปิดในการป้อนพลังงานต่ำ แต่นี้ย้ายช่วย ampli จึงเอ้อใกล้คลาส B ผ่าตัดลด EF จึงประสิทธิภาพยิ่งขึ้น นอกจากนี้ lowrds ลดประสิทธิภาพของโหลดงานดึง เพราะปัจจุบันน้อยลง ทำให้มันโหลด ผลนี้สามารถ mitigated โดยการเพิ่มความกว้างของยอดอุปกรณ์D . ผลของการแบ่งแรงดันอุปกรณ์ที่ต้องใช้แรงดันไฟฟ้าอุปทานลดออกไซด์บางเหตุผล ความน่าเชื่อถือ รูปที่ 8 แสดงให้เห็นว่าแรงดันต่อ paeand psat . ropt ลดลงด้วยแรงดัน เพื่อรองรับการลดแรงดันแกว่ง3 . เสนอโครงสร้างและผลแนวโน้มจากส่วนที่ 2 ใช้ที่จะใช้สอดแนมจึง gurable DPA ในอาด 90 nm CMOS กระบวนการที่ 71 ถึง 1 GHz ไปสำรวจจึง gurable ตัวเลือกที่เป็นอคติ และช่วยให้ควบคุมการประชุมให้กลายเป็นป่าสมดุลในกรณีที่ระบบเอฟเอ็มคดเคี้ยวขึ้นต่ำที่ใช้ ข้อดีของการไม่สมดุลขึ้นได้เป็นเส้นตรง และความมั่นคง ตลอดจนเพิ่มความซ้ำซ้อน เพื่อให้ตัวเลือก สมมาตรระหว่างสองขนาน ขั้นตอนที่จำเป็น ดังนั้น หลัก และ ยอด ampli จึงเอ้อสาขาออกแบบใช้บล็อกป่าเดียวกันดังแสดงในรูปที่ 9 ป่าหลักลำเอียงในคลาส AB แทนของคลาส B ปรับปรุงได้รับมิลลิเมตรคลื่นความถี่PA ทรานซิสเตอร์ขนาดสำหรับ fmax ที่เหมาะสมและ RDS . วิธีการออกแบบด้วยคลื่นแม่เหล็กไฟฟ้า Agilent โมเมนตัม [ 9 ] ที่ใช้สำหรับที่มีการถ่ายทอดของทรานซิสเตอร์ขยายรวมทั้งอาหารเครือข่ายที่แสดงในรูปที่ 10 ( B ) coplanar ท่อนำคลื่น ( แวกซ์ ) โดยขยายเป็นลูกจ้างเพื่อลดการสูญเสียในซิลิคอน [ 10 ] พลังแยกระหว่างหลักและจุดสูงสุดของรัฐใช้กับ 90 องศาลูกผสมคู่ . การ meandered coupler คือพอโหลดผ่านสะพานเพื่อลดพื้นที่การจัดวาง EM การแบนด์วิดธ์ของ coupler พบเป็นมากกว่าเพียงพอที่จะครอบคลุมช่วง 71-76 GHz ทั้งหมด ทุกเครือข่ายจะดำเนินการใน Ultra Passive โลหะหนาชั้นมีในกระบวนการ ความเป็นไปได้ของ วงจรจะดีขึ้น โดยลดการพึ่งพาของ parasitics ทรานซิสเตอร์โดยใช้คว ิตี้แฟกเตอร์ต่ำ ( Q ) การจับคู่เครือข่าย นาลจึงช่วยเหลือเค้าโครงมีรอยเท้าทั้งหมด 1549 μ M โดย 965 μเมตร รูปแบบการทดสอบ รวมทั้งโครงสร้างที่แสดงในรูปที่ 10ในการประชุมด้วยจึง guration วงจรผลิต 11.7 dBm ของพลังงานที่จุดอัด 1-db ( p1db ) 30.6 % เพ . สมดุล con จึง guration ได้ p1db คล้ายกันและแป๊ะกับ 11.9 dBm และ 30.1 % ตามลำดับ อย่างไรก็ตาม ใน 6-db ถอยไปจาก p1db ประมาณแพจะเพิ่มขึ้น 8 % การปรับปรุงในผลประโยชน์ของความสมดุล con จึง guration เป็น 3.2 dBRF ทรานซิสเตอร์ใน 90 nm CMOS ที่ใช้ในการทดลองนี้มีกระบวนการผลิต impedances ประมาณสี่ครั้งใหญ่กว่า ropt , เข่าแรงดันประมาณ 30% ของ VDS และถูกขับเคลื่อน ด้วย 1.5 V ซัพพลาย โดยใช้มือที่ PA เสนอแบบรูปที่ 11 พบว่า คาดการณ์แนวโน้มภายใน 5 % ของผลที่เกิดขึ้นจริง4 . สรุปความเป็นไปได้ของการใช้ประสิทธิภาพสูงจึง ampli EF มือที่จึงเอ้อแบบเชิงกระบวนการได้ถูกกล่าวถึงในที่นี้ การปรับรุ่นของ curtice ettenberg แบบจำลองเพื่อศึกษาแนวโน้มการออกแบบและข้อจำกัดของอุปกรณ์ที่ใช้ CMOS มิลลิเมตรคลื่นความถี่ แม้ว่าthecurtice ettenberg แบบใช้ผ้าแบบ mesfets พบเป็นเครื่องมือที่มีประโยชน์ในการปฏิบัติได้อย่างถูกต้องทำนายแนวโน้มในมือที่ . จึง ไนท์ อิมพีแดนซ์ขาออกพบผลกระทบที่ใหญ่ที่สุดในการปฏิบัติงาน และสามารถลดเหมาะมือที่แพโดยเท่า 25% ในที่สุด , DPA เป็น 71-76 GHz จะเสนอและดำเนินการใน 90 nm rf-cmos กระบวนการ รอยเท้าของ DPA เป็น 1.53 แน่นและมี p1db 11.7 dBm เป็นแพของ 30.6 % และแพ 6-db กลับออกจากที่ 15.6 เปอร์เซ็นต์ ที่ p1db ประมาณนานมาและจาก 1.5 V ใส่ ไปสำรวจจึง gurable ตัวเลือกเพิ่มได้ 3 dB และดึงอีก 7.1 ma ตัวเลือกนี้จะทำให้วงจรการทำงานที่มิลลิเมตรคลื่นความถี่ การถ่ายทอดลักษณะของ EF ประสิทธิภาพการใช้งานอยู่ใน 5% ของแบบจำลองคาดคะเน