Chemical Mechanical Planarization (

Chemical Mechanical Planarization (CMP)
is a process that can remove topography
from silicon oxide, metal and polysilicon
surfaces. It is the preferred planarization
step utilized in deep sub-micron IC
manufacturing. More recent scaling of
transistor critical dimension has required
the use of CMP for applications such as
shallow trench isolation (STI) and
trenched metal interconnection (Cu
damascene). CMP has also been utilized
for fabrication and assembly of Micro
Electro-Mechanical System (MEMS).
In principle, CMP is a process of
smoothing and planing surfaces with the
combination of chemical and mechanical
forces. It can, in a way, be thought of as a
hybrid of chemical etching and free
abrasive polishing. Mechanical grinding
alone may theoretically achieve
planarization but the surface damage is
high as compared to CMP. Chemistry
alone, on the other hand, cannot attain
planarization because most chemical
reactions are isotropic. However, the
removal and planarization mechanism is
much more complicated than just
considering chemical and mechanical
effects separately. CMP makes use of the
fact that high points on the wafer would be
subjected to higher pressures from the
pad as compared to lower points, hence,
enhancing the removal rates there and
achieving planarization
CMP is most widely utilized in back-end IC
manufacturing. In these process
technology and steps thin layers of metal
and dielectric materials are used in the
formation of the electrical interconnections
between the active components of a
circuit (e.g. transistors, as formed in the
front-end processing). As shown in figure
1, the interconnect is manufactured by
depositing thin films of materials, and
selectively removing or changing the
properties of these materials in certain
areas. A new level of thin film is deposited
on top of old films and the process is
repeated many times until the interconnect
is complete. The goal of the CMP process
is to planarize step heights caused by the
deposition of thin films over existing nonplanar
features, so that further levels may
be added onto a flat surface.[2]
Damascene process, as well as its
upgraded generation – dual-damascene,
is the critical technology in the transition
from aluminum to copper interconnects in
semiconductor manufacturing.[3] There are
two primary factors driving this transition:
the lower resistivity and the increased
electromigration resistance that copper
offers relative to aluminum. Several new
materials and processes are required in
this change. In the copper interconnect
fabrication process, a simpler dielectric
etching replaces metal-etch as the critical
step that defines the width spacing of the
interconnect lines, while the burden of
planarization shifts to the metal deposition
and CMP steps.

ผลลัพธ์ (ไทย) 1:

Planarization กลเคมี (CMP)เป็นกระบวนการที่สามารถเอาลักษณะภูมิประเทศจากซิลิคอนออกไซด์ โลหะ และ polysiliconพื้นผิว มันเป็น planarization ที่ต้องการขั้นตอนที่ใช้ IC ไมครอนลึกการผลิต ล่าสุดปรับมีการจำเป็นมิติที่สำคัญของทรานซิสเตอร์การใช้ CMP สำหรับโปรแกรมประยุกต์เช่นตื้นแยกร่องลึก (STI) และเชื่อมต่อโลหะ trenched (Cudamascene) ยังถูกใช้ CMPสำหรับผลิตและแอสเซมบลีของไมโครระบบไฟฟ้าเครื่องกล (MEMS)ในหลักการ CMP เป็นกระบวนการปรับให้เรียบ และพื้นผิวที่มีการวางแผนการผสมของสารเคมีและเครื่องกลกองกำลัง มันสามารถ ในทาง ถือว่า เป็นการไฮบริด ของกัดเคมี และฟรีขัดขัด เครื่องจักรกลบดคนเดียวอาจในทางทฤษฎีได้planarization แต่เสียคือสูงเมื่อเทียบกับ CMP เคมีเพียงอย่างเดียว ในทางกลับกัน ไม่สามารถบรรลุplanarization เนื่องจากสารเคมีมากที่สุดปฏิกิริยามี isotropic อย่างไรก็ตาม การเป็นกลไกการกำจัดและ planarizationซับซ้อนมากกว่าเพียงพิจารณากล และทางเคมีผลแยกต่างหาก CMP ใช้การจุดสูงสุดบนเวเฟอร์จะภายใต้การกดดันสูงจากการแผ่นเมื่อเทียบกับจุดล่าง ดังนั้นเพิ่มการกำจัดอัตรามี และบรรลุ planarizationส่วน IC นิยมใช้ CMPการผลิต ในกระบวนการเหล่านี้เทคโนโลยีและขั้นตอนบางชั้นของโลหะและวัสดุที่เป็นฉนวนที่ใช้ในการก่อตัวของการเชื่อมโยงไฟฟ้าระหว่างคอมโพเนนต์ที่ใช้งานของเครื่องวงจร (เช่นทรานซิสเตอร์ เกิดขึ้นในการหน้าการประมวลผล) ดังแสดงในรูป1 เชื่อมต่อระหว่างการผลิตโดยฝากฟิล์มบางของวัสดุ และเลือกลบ หรือเปลี่ยนแปลงการคุณสมบัติของวัสดุเหล่านี้ในบางพื้นที่ ระดับใหม่ของฟิล์มบางจะถูกฝากภาพยนตร์เก่าและกระบวนการคือทำซ้ำหลายครั้งจนกระทั่งการเชื่อมต่อระหว่างเสร็จสมบูรณ์ เป้าหมายของกระบวนการ CMPคือการ planarize ขั้นสูงที่เกิดจากการสะสมของบางภาพยนตร์มากกว่าที่มีอยู่ nonplanarสิ่งอำนวยความสะดวก ให้เพิ่มเติม ระดับอาจถูกเพิ่มลงบนพื้นผิวเรียบ [2]Damascene กระบวน เช่นเดียว กับตนอัพเกรดรุ่น – คู่-damasceneเป็นเทคโนโลยีสำคัญในการเปลี่ยนแปลงอลูมิเนียมกับทองแดงเชื่อมต่อในผลิตสารกึ่งตัวนำ [3] มีสองปัจจัยหลักผลักดันการเปลี่ยนแปลงนี้:สภาพต้านทานต่ำและการเพิ่มขึ้นelectromigration ต้านทานทองแดงที่เมื่อเทียบกับอลูมิเนียมด้วย ใหม่ ๆวัสดุและกระบวนการจำเป็นในการเปลี่ยนแปลงนี้ ในการเชื่อมต่อระหว่างทองแดงกระบวนการผลิต ความเป็นฉนวนง่ายแทนการแกะสลักโลหะสลักเลเป็นสำคัญขั้นตอนที่กำหนดความกว้างระยะห่างของการบรรทัด ในขณะที่ภาระของการเชื่อมต่อplanarization กะการสะสมโลหะและขั้นตอนของ CMP

ผลลัพธ์ (ไทย) 2:

เคมีวิศวกรรม planarization (CMP)
เป็นกระบวนการที่สามารถลบภูมิประเทศ
จากซิลิกอนออกไซด์โลหะและโพลีซิลิคอน
พื้นผิว มันเป็น planarization แนะนำ
ขั้นตอนที่ใช้ในลึกไมครอน IC
ผลิต ปรับล่าสุดของ
ทรานซิสเตอร์มิติที่สำคัญจำเป็นต้องมี
การใช้งานของซีเอ็มพีสำหรับการใช้งานเช่น
การแยกตื้นสลัก (STI) และ
trenched เชื่อมต่อโครงข่ายโลหะ (Cu
Damascene) ซีเอ็มพียังได้ถูกนำมาใช้
สำหรับการผลิตและการชุมนุมของไมโคร
ระบบไฟฟ้าเครื่องกล (MEMS).
ในหลักการ CMP เป็นกระบวนการของ
การปรับให้เรียบและไสพื้นผิวที่มี
ส่วนผสมของสารเคมีและเครื่องจักรกล
กองกำลัง มันสามารถในทางที่จะคิดว่าเป็น
ไฮบริดของการกัดสารเคมีและฟรี
ขัดขัด วิศวกรรมบด
เพียงอย่างเดียวในทางทฤษฎีอาจบรรลุ
planarization แต่ความเสียหายพื้นผิวที่เป็น
ที่สูงเมื่อเทียบกับซีเอ็มพี เคมี
เพียงอย่างเดียวในมืออื่น ๆ ที่ไม่สามารถบรรลุ
planarization เพราะส่วนใหญ่สารเคมี
ปฏิกิริยาแบบรอบทิศ อย่างไรก็ตามการ
กำจัดและการ planarization กลไก
ซับซ้อนมากขึ้นกว่าเพียงแค่
พิจารณาทางเคมีและวิศวกรรม
ผลกระทบที่แยกต่างหาก CMP ทำให้การใช้
ความจริงที่ว่าจุดที่สูงในเวเฟอร์จะ
อยู่ภายใต้แรงกดดันที่สูงขึ้นจาก
แผ่นเมื่อเทียบกับจุดต่ำดังนั้น
การเพิ่มอัตราการกำจัดและมีการ
บรรลุ planarization
CMP ถูกนำมาใช้กันอย่างแพร่หลายมากที่สุดใน back-end IC
ผลิต ในกระบวนการเหล่านี้
เทคโนโลยีและขั้นตอนในชั้นบาง ๆ ของโลหะ
และวัสดุที่เป็นฉนวนนำมาใช้ใน
รูปแบบของการเชื่อมโยงไฟฟ้า
ระหว่างส่วนประกอบที่ใช้งานของ
วงจร (เช่นทรานซิสเตอร์เป็นรูปแบบใน
การประมวลผลแบบ Front-end) ดังแสดงในรูป
ที่ 1 เชื่อมต่อระหว่างกันที่มีการผลิตโดย
การฝากฟิล์มบางของวัสดุและ
การคัดเลือกการลบหรือเปลี่ยนแปลง
คุณสมบัติของวัสดุเหล่านี้ในบาง
พื้นที่ ระดับใหม่ของฟิล์มบางที่สะสมอยู่
ด้านบนของภาพยนตร์เก่าและกระบวนการ
ทำซ้ำหลายครั้งจนกว่าจะเชื่อมต่อระหว่างกัน
เสร็จสมบูรณ์ เป้าหมายของกระบวนการ CMP
คือการ planarize ความสูงขั้นตอนที่เกิดจาก
การทับถมของฟิล์มบางที่มีอยู่กว่า nonplanar
คุณสมบัติเพื่อให้ระดับต่อไปอาจ
จะเพิ่มขึ้นไปบนพื้นผิวที่เรียบ [2].
กระบวนการ Damascene, เช่นเดียวกับ
รุ่นอัพเกรด - dual- Damascene,
เป็นเทคโนโลยีที่สำคัญในการเปลี่ยนแปลง
จากอลูมิเนียมทองแดงอุปกรณ์เชื่อมต่อกันในการ
ผลิตเซมิคอนดักเตอร์ [3] มี.
สองปัจจัยหลักขับรถการเปลี่ยนแปลงนี้:
ต้านทานลดลงและเพิ่ม
ความต้านทาน electromigration ว่าทองแดง
มีสัมพันธ์กับอลูมิเนียม ใหม่หลาย
วัสดุและกระบวนการที่จำเป็นในการ
เปลี่ยนแปลงนี้ ทองแดงเชื่อมต่อระหว่าง
กระบวนการผลิต, อิเล็กทริกง่าย
แกะสลักแทนที่โลหะจำหลักเป็นสำคัญ
ขั้นตอนที่กำหนดระยะห่างของความกว้างของ
สายเชื่อมต่อระหว่างกันในขณะที่ภาระของ
planarization เลื่อนไปยังการสะสมโลหะ
และขั้นตอนที่ซีเอ็มพี

ผลลัพธ์ (ไทย) 3:

planarization เครื่องกลเคมี ( CMP )คือ กระบวนการที่สามารถลบ .จาก Polysilicon ซิลิกอนออกไซด์โลหะพื้นผิว มันเป็น planarization ที่ต้องการขั้นตอนที่ใช้ในลึกซับไมครอน ไอซีการผลิต ล่าสุด ปรับของทรานซิสเตอร์มีมิติมีที่ต้องการการใช้ประสิทธิภาพในการใช้งาน เช่นแยกร่องตื้น ( สวทน . ) และtrenched เชื่อมโลหะ ( ทองแดงdamascene ) ซีเอ็มพียังได้ถูกใช้สำหรับการผลิตและการประกอบ ไมโครระบบเครื่องกลไฟฟ้า ( MEMS )ในหลักการ คือ กระบวนการของซีเอ็มพีเรียบและพื้นผิวที่มีการวางแผนการรวมกันของเคมีและเชิงกลกองกำลัง มันสามารถในทางที่จะคิดเป็นลูกผสมของโครงสร้างทางเคมีและฟรีขัดเงาขัดสี การบดเชิงกลเพียงอย่างเดียวอาจไม่พอ บรรลุplanarization แต่ผิวความเสียหายคือสูงเมื่อเทียบกับซีเอ็มพี . เคมีคนเดียวบนมืออื่น ๆที่ไม่สามารถบรรลุplanarization เพราะสารเคมีมากที่สุดปฏิกิริยาแบบ . อย่างไรก็ตามการกำจัดและกลไก planarization คือซับซ้อนมากขึ้นกว่าเพียงพิจารณาทางเคมีและเชิงกลผลกระทบที่แยกต่างหาก ทำให้ใช้ประสิทธิภาพของความเป็นจริงที่จุดสูงบนแผ่นเวเฟอร์จะเป็นภายใต้ความดันสูงจากแผ่นเมื่อเทียบกับลดจุด ดังนั้นเพิ่มการกำจัดอัตรานั้นขบวนการ planarizationซีเอ็มพีเป็นอย่างกว้างขวางใช้ในส่วนหลัง ไอซีการผลิต ในกระบวนการเหล่านี้เทคโนโลยีและขั้นตอนในชั้นบางของโลหะและวัสดุที่เป็นฉนวนที่ใช้ในการก่อตัวของความสัมพันธ์ .ระหว่างส่วนประกอบที่ใช้งานของวงจร ( เช่นทรานซิสเตอร์ เป็นรูปแบบในการประมวลผล front-end ) ดังแสดงในรูป1 , 3 เป็นผลิตภัณฑ์ที่ผลิตโดย- ฟิล์มบางของวัสดุ และเลือกลบหรือเปลี่ยนคุณสมบัติของวัสดุเหล่านี้ในบางพื้นที่ ระดับใหม่ของฟิล์มบางเป็นฝากด้านบนของภาพยนตร์เก่าและกระบวนการซ้ำหลายครั้งจนเชื่อมเสร็จสมบูรณ์ เป้าหมายของกระบวนการ Cmpคือ planarize ความสูงขั้นตอนที่เกิดจากการศึกษาการเคลือบฟิล์มบาง nonplanar กว่าที่มีอยู่คุณสมบัติ ดังนั้นระดับต่อไปอาจเพิ่มบนพื้นผิวที่เรียบ . [ 2 ]กระบวนการ damascene เช่นเดียวกับของการปรับรุ่นสำหรับ damascene คู่ ,เป็นเทคโนโลยีที่สำคัญในการเปลี่ยนแปลงจากอะลูมิเนียมทองแดงเชื่อมต่อในการผลิตสารกึ่งตัวนำ [ 3 ] มีสองหลักปัจจัยในการขับเคลื่อนการเปลี่ยนแปลงนี้ :ลดความต้านทานและเพิ่มขึ้นelectromigration ต้านทานที่ทองแดงมีญาติกับอลูมิเนียม ใหม่หลาย ๆวัสดุและกระบวนการที่จำเป็นในการเปลี่ยนแปลงนี้ ในการเชื่อมต่อทองแดงกระบวนการผลิตง่ายอิเล็กทริกแกะสลักโลหะแกะสลักแทนเป็นวิกฤตขั้นตอนที่กำหนดความกว้างของระยะห่างของเชื่อมสาย ในขณะที่ภาระของplanarization กะการเคลือบโลหะและขั้นตอน CMP .