The AVR core combines a rich instru

The AVR core combines a rich instruction set with 32 general purpose working registers. All the
32 registers are directly connected to the Arithmetic Logic Unit (ALU), allowing two independent
registers to be accessed in one single instruction executed in one clock cycle. The resulting
architecture is more code efficient while achieving throughputs up to ten times faster than conventional
CISC microcontrollers.

ผลลัพธ์ (ไทย) 1:

หลักรับรวมคำสั่งรวยด้วย 32 ทะเบียนทำงานทั่วไป ทั้งหมดนี้ลงทะเบียน 32 จะเชื่อมต่อโดยตรงไปคณิตศาสตร์ตรรกะหน่วย (เที่ยว ALU), ให้อิสระสองลงทะเบียนเพื่อเข้าถึงคำสั่งหนึ่งที่ดำเนินการในวงจรนาฬิกาหนึ่งเดียว การส่งผลสถาปัตยกรรมมีรหัสเพิ่มเติมมีประสิทธิภาพบรรลุ throughputs ถึงสิบครั้งได้เร็วขึ้นกว่าปกติไมโครคอนโทรลเลอร์แบบ CISC นั้น

ผลลัพธ์ (ไทย) 2:

แกน AVR รวมชุดคำสั่งที่อุดมไปด้วย 32 วัตถุประสงค์ทั่วไปทำงานลงทะเบียน ทั้งหมด
32 ลงทะเบียนมีการเชื่อมต่อโดยตรงกับหน่วยลอจิกเลขคณิต (ALU)
ที่ช่วยให้สองอิสระลงทะเบียนที่จะเข้าถึงการเรียนการสอนในหนึ่งเดียวดำเนินการในหนึ่งรอบนาฬิกา ส่งผลให้สถาปัตยกรรมเป็นรหัสมีประสิทธิภาพมากขึ้นขณะที่การบรรลุ throughputs ถึงสิบครั้งเร็วกว่าเดิมไมโครคอนโทรลเลอร์CISC

ผลลัพธ์ (ไทย) 3:

ส่วน AVR หลักรวมอุดมการสอนชุด 32 วัตถุประสงค์ทั่วไปงานทะเบียน . ทั้งหมด
32 ลงทะเบียนเชื่อมต่อโดยตรงกับหน่วยคํานวณและตรรกะ ( ALU ) ปล่อยให้สองทะเบียนอิสระ
ต้องเข้าถึงได้ในหนึ่งเดียว การประหารในหนึ่งรอบนาฬิกา ผล
สถาปัตยกรรมรหัสมีประสิทธิภาพมากขึ้นในขณะที่การบรรลุ throughputs ถึงสิบครั้งเร็วกว่าเดิม
cisc เอ็ดมันด์ ฮัลเลย์ .