parameters for baseline or hybrid s

parameters for baseline or hybrid structure are also driven from
the CACTI model. The evaluations in this paper are typically
given for a 4MB hybrid cache with 4-way SRAM and 12-way
STT-RAM array. Two extreme baseline cache configurations
are also evaluated: the fast 2MB 16-way SRAM and high dense
8MB 16-way STT-RAM. The extracted timing and energy
parameters are given in Tables I and II. Results in terms of
latency and energy per access for read operation confirm that
SRAM and STT-RAM are comparable while for the write
operation of STT-RAM is about 3x slower and consumes about
8x more energy per access. According to [12], each SRAM cell
has a size of 146F
2
while an STT-RAM cell size is about 37F
.
Hence, 2MB SRAM cache uses the same area that 8MB STTRAM
does while evaluated hybrid cache has
about 0.58 area
size
of
the
baselines.
Note,
feasibility
of
integrating
STT-RAM
technology
with
CMOS
is
previously
addressed
by
benefits
of
3D
VLSI [12].

2

ผลลัพธ์ (ไทย) 1:

พารามิเตอร์สำหรับโครงสร้างพื้นฐานหรือไฮบริดขับเคลื่อนจากยังแบบแคคตัส มีการประเมินในเอกสารนี้โดยทั่วไปสำหรับแคไฮบริด 4MB กับ SRAM 4 วิธีและวิธีที่ 12 อาร์เรย์ STT RAM สองการตั้งค่าคอนฟิกแคพื้นฐานมาก นอกจากนี้ยังได้ประเมิน: SRAM แบบ 16 MB 2 อย่างรวดเร็วและสูงหนาแน่น8 MB 16 วิธี STT-ราม แยกเวลาและพลังงานพารามิเตอร์ที่กำหนดในตารางดาว ผลลัพธ์ในแง่ของเวลาแฝงและพลังงานต่อเข้าอ่านยืนยันว่าSRAM และ STT RAM เทียบเท่าในขณะที่สำหรับเขียนการทำงานของ STT RAM เป็นประมาณ 3 x ช้า และใช้เกี่ยวกับ8 x พลังงานมากขึ้นต่อการเข้าถึง ตาม [12], แต่ละเซลล์ SRAMมีขนาด 146F2 ในขณะ STT RAM เซลล์ขนาดเกี่ยวกับ 37F.ด้วยเหตุนี้ แคช 2MB SRAM ใช้พื้นที่เดียวกันที่ 8MB STTRAMขณะที่ค่าผสมแคมีเกี่ยวกับพื้นที่ 0.58ขนาดของที่เส้นหมายเหตุความเป็นไปได้ของรวมSTT-รามเทคโนโลยีมีCMOSมีก่อนหน้านี้ได้รับการจัดการโดยประโยชน์ของ3DVLSI [12]2

ผลลัพธ์ (ไทย) 2:

สำหรับพารามิเตอร์พื้นฐานหรือโครงสร้างไฮบริดจะถูกขับเคลื่อนจากรุ่น cacti
ประเมินในเอกสารนี้มักจะได้รับสำหรับแคช 4MB ไฮบริดที่มี SRAM 4 ทิศทางและ 12 ทางอาร์เรย์STT-RAM สองกำหนดค่าแคชพื้นฐานที่รุนแรงจะมีการประเมินเพิ่มเติม: ได้อย่างรวดเร็ว 2MB 16 วิธี SRAM และหนาแน่นสูง 8MB 16 วิธี STT-RAM ระยะเวลาการสกัดและพลังงานพารามิเตอร์จะได้รับในตาราง I และ II ผลในแง่ของความล่าช้าและการใช้พลังงานต่อการเข้าถึงสำหรับการดำเนินการอ่านยืนยันว่าSRAM และ STT-RAM ที่มีการเทียบเคียงในขณะที่สำหรับการเขียนการดำเนินงานของSTT-RAM เป็นเรื่องเกี่ยวกับ 3x ช้าลงและกินประมาณ8 เท่าพลังงานมากขึ้นต่อการเข้าถึง ตามที่ [12] เซลล์ SRAM แต่ละมีขนาดของ146F 2 ในขณะที่ STT-RAM ขนาดของเซลล์เป็นเรื่องเกี่ยวกับ 37F. ดังนั้น 2MB SRAM แคชใช้พื้นที่เดียวกันกับที่ 8MB STTRAM ไม่ในขณะที่การประเมินผลแคชไฮบริดมีประมาณ 0.58 [12]. 2

ผลลัพธ์ (ไทย) 3:

ค่าพารามิเตอร์พื้นฐานหรือโครงสร้างไฮบริดยังมีแรงผลักดันจาก
Cacti นางแบบ การประเมินในกระดาษนี้มักจะ
ให้สำหรับ 4MB ไฮบริดแคชกับโฟร์เวย์ SRAM และอาร์เรย์ stt-ram 12 วิธี

สองมากค่า
ยังประเมินพื้นฐานแคช : 2MB เร็ว 16 และวิธีทาง SRAM stt-ram หนาแน่น
8MB 16 สูง แยกเวลาและพลังงาน
พารามิเตอร์จะได้รับตาราง I และ IIผลลัพธ์ในแง่ของศักยภาพและพลังงานต่อการ

อ่านปฏิบัติการยืนยันว่า SRAM stt-ram เปรียบเทียบและในขณะที่เขียนการดำเนินงานของ stt-ram ประมาณ 3x

ช้าและใช้ประมาณ 88 เพิ่มเติมพลังงานต่อเข้า ตาม [ 12 ] , SRAM แต่ละเซลล์มีขนาด 146f

2
ในขณะที่ stt-ram เซลล์ขนาดประมาณ 37f
.
ดังนั้นแคช 2MB SRAM ใช้พื้นที่เดียวกันที่ 8MB sttram
แล้วในขณะที่การประเมินไฮบริดแคชได้


ขนาดพื้นที่ประมาณ 0.58 ของ

เส้น .
ทราบ




ความเป็นไปได้ของการบูรณาการเทคโนโลยี stt-ram
กับ



อยู่ก่อนหน้านี้ซึ่งเป็นประโยชน์


โดยของ 3D ด้วย



2 [ 12 ]