Improvements in Chip Organization a

Improvements in Chip Organization and Architecture
Increase hardware speed of processor
Fundamentally due to shrinking logic gate size
More gates, packed more tightly, increasing clock rate
Propagation time for signals reduced
Increase size and speed of caches
Dedicating part of processor chip
Cache access times drop significantly
Change processor organization and architecture
Increase effective speed of execution
Parallelism

ผลลัพธ์ (ไทย) 1:

ปรับปรุงในองค์กรชิปและสถาปัตยกรรมเพิ่มความเร็วของฮาร์ดแวร์การประมวลผลพื้นฐานเนื่องจากการลดขนาดตรรกะขนาดประตูเพิ่มเติมประตู บรรจุอย่างเข้มงวด เพิ่มสัญญาณนาฬิการะยะเวลาสำหรับสัญญาณลดลงเพิ่มขนาดและความเร็วของแคชเป็นส่วนหนึ่งของหน่วยประมวลผลชิทุ่มเท เวลาเข้าแคลดลงอย่างมากเปลี่ยนตัวประมวลผลองค์กรและสถาปัตยกรรมเพิ่มประสิทธิภาพความเร็วของการดำเนินการทำงานแบบขนาน

ผลลัพธ์ (ไทย) 2:

การปรับปรุงในองค์การชิปสถาปัตยกรรมและ
เพิ่มความเร็วในฮาร์ดแวร์ของโปรเซสเซอร์
พื้นฐานเนื่องจากการหดตัวตรรกะประตูขนาด
ประตูเพิ่มเติมแน่นมากขึ้นและเพิ่มอัตรานาฬิกา
เวลาในการกระจายสัญญาณลดลง
เพิ่มขนาดและความเร็วของแคช
ทุ่มเทส่วนหนึ่งของชิปประมวลผล
เวลาในการเข้าถึงแคชลดลงอย่างมีนัยสำคัญ
เปลี่ยน องค์กรหน่วยประมวลผลและสถาปัตยกรรม
เพิ่มความเร็วของการดำเนินการที่มีประสิทธิภาพ
เท่าเทียม

ผลลัพธ์ (ไทย) 3:

การปรับปรุงสถาปัตยกรรมชิปเพิ่มความเร็วในการประมวลผลของฮาร์ดแวร์พื้นฐาน เนื่องจากการหดตัวขนาดประตูตรรกะประตู , บริการจัดแน่นๆ เพิ่มอัตรานาฬิกาการลดเวลาสำหรับสัญญาณเพิ่มขนาดและความเร็วของแคชส่วนของชิปประมวลผลที่ทุ่มเทแคชการลดลงครั้งองค์กรสถาปัตยกรรมโปรเซสเซอร์ เปลี่ยนแปลง และเพิ่มความเร็วประสิทธิภาพของการดำเนินการขนาน