In a 3D integrated IC chip, multipl

In a 3D integrated IC chip, multiple device layers are stacked together. The layers could be connected with wire bonding, through-silicon-vias (TSV), microbump, or even inductive/capacitive contact [12]. Figure 3 shows a conceptual 2-layer 3D integrated circuit with direct vertical interconnects called through-silicon vias (TSV).

ผลลัพธ์ (ไทย) 1:

ในชิปไอซี 3d แบบบูรณาการชั้นอุปกรณ์หลายซ้อนกัน ชั้นจะได้รับการเชื่อมต่อกับพันธะลวดผ่านซิลิคอนจุดแวะ (tsv) microbump หรือติดต่ออุปนัยแม้ / capacitive [12] รูปที่ 3 แสดง 2 ชั้นวงจรรวมแนวคิด 3d ด้วยการเชื่อมต่อโดยตรงในแนวตั้งที่เรียกว่าจุดแวะผ่านซิลิกอน (tsv)

ผลลัพธ์ (ไทย) 2:

ในแบบ 3D รวม IC ชิป อุปกรณ์หลายชั้นอยู่ซ้อนกัน ชั้นสามารถเชื่อมต่อกับสายงาน ผ่านซิลิคอน-vias (TSV), microbump หรือติดต่อแม้เหนี่ยว/ควบคุม [12] รูปที่ 3 แสดงการเรียกผ่านซิลิคอน vias (TSV) เชื่อมโยงกับแนวคิด 2 ชั้น 3D วงจรรวม มีแนวตั้งตรง

ผลลัพธ์ (ไทย) 3:

ชิปใน 3 D แบบอินทิเกรต IC ที่ชั้นอุปกรณ์หลายตัวได้วางซ้อนกันเข้าด้วยกัน ชั้นที่สามารถเชื่อมต่อกับการรวมสายผ่าน - ซิลิโคน - vias ( tsv ) microbump หรือแม้แต่เหนี่ยวนำสนามแม่เหล็กไฟฟ้า/ระบบสัมผัสคาปาซิทีฟผู้ติดต่อ[ 12 ] รูปที่ 3 แสดงวงจรแบบอินทิเกรต D ทางความคิด 2 - Layer 3 พร้อมด้วยนับว่าในแนวตั้งตรงเรียกว่า vias ผ่าน - ซิลิกอน( tsv )