The input signal is denoted by Vsig

The input signal is denoted by Vsig. For the XOR gate
to turn ON(OFF), the input voltage at its terminal should be
VIH. We require a window the Vsig is between Vh and Vi.
The reference voltage of the potential divider (Vref) is given
by 1, ignoring the effect of channel length modulation [5].

ผลลัพธ์ (ไทย) 1:

สัญญาณอินพุตจะเขียนแทน ด้วย Vsig สำหรับเกต XORแรงดันที่มันควรจะเปิด ON(OFF)VIH เราต้องการให้หน้าต่าง Vsig อยู่ระหว่าง Vh และ Viกำหนดแรงดันอ้างอิงแบ่งศักยภาพ (Vref)1 ละเลยผลกระทบของช่องความยาวปรับ [5]

ผลลัพธ์ (ไทย) 2:

สัญญาณจะเขียนแทนด้วย Vsig ประตูการ XOR
เพื่อเปิด (off), แรงดันไฟฟ้าที่สถานีที่ควรจะ
VIH เราจำเป็นต้องมีหน้าต่าง Vsig อยู่ระหว่าง Vh และที่หก.
แรงดันไฟฟ้าอ้างอิงของ divider ศักยภาพ (VREF) จะได้รับ
ภายในวันที่ 1 โดยไม่สนใจผลกระทบของเอฟเอ็มช่องยาว [5]