Since SDS controls the DRAM command

Since SDS controls the DRAM commands and power modes selectively, power state transitions and activate/ precharge operations can be avoided in those chips which are not involved in writes. Figure 10 shows net power consumption and its breakdown of conventional DRAM system and our SDS. Specifically, average 8.4%, 30%, and 25% of background (BG), read/write (RD/WR), and activate/ precharge (ACT/PRE) power consumptions are reduced by SDS for the write-back cache with x8 chips. Average refresh power consumption is same in both conventional and SDS because refresh power is consumed periodically in all DRAM chips even when DRAM is not used. Therefore, SDS reduces all factors of DRAM power consumption except refresh power.

ผลลัพธ์ (ไทย) 1:

ตั้งแต่ SDS ควบคุมคำสั่ง DRAM และโหมดพลังงานคัดเลือกช่วงการเปลี่ยนอำนาจรัฐและการดำเนินการเปิดใช้งาน / precharge สามารถหลีกเลี่ยงได้ในชิปเหล่านั้นที่ไม่ได้มีส่วนร่วมในการเขียน รูปที่ 10 แสดงการใช้พลังงานสุทธิและรายละเอียดของระบบ DRAM และการชุมนุมของเรา SDS โดยเฉพาะเฉลี่ย 8.4%, 30%, และ 25% ของพื้นหลัง (BG), อ่าน / เขียน (ถนน / WR)และเปิดใช้งาน / precharge (การกระทำ / ก่อน) การบริโภคพลังงานจะลดลงโดยวิธี SDS สำหรับแคชเขียนกลับมาพร้อมกับชิป x8 เฉลี่ยการใช้พลังงานรีเฟรชจะเหมือนกันทั้งในการชุมนุมและ SDS เพราะอำนาจการฟื้นฟูมีการบริโภคในระยะชิป DRAM ทั้งหมดที่แม้ในขณะที่ DRAM ไม่ได้ใช้ ดังนั้น SDS ลดปัจจัยทั้งหมดของการใช้พลังงานของ DRAM ยกเว้นอำนาจการรีเฟรช

ผลลัพธ์ (ไทย) 2:

เนื่องจาก SDS ควบคุมคำสั่งต่าง ๆ ของ DRAM และโหมดพลังงานเลือก สถานะพลังงานเปลี่ยนแปลง และเรียกใช้ / precharge สามารถหลีกเลี่ยงการดำเนินการในชิผู้ซึ่งไม่เกี่ยวข้องในการเขียน รูปที่ 10 แสดงการใช้พลังงานสุทธิและการแบ่งระบบ DRAM ธรรมดาและ SDS ของเรา โดยเฉพาะ เฉลี่ย 8.4%, 30% และ 25% ของพื้นหลัง (BG), อ่าน/เขียน (RD/เกิด จาก), และเปิดใช้งาน / พลังงาน precharge (ก่อนทำ) ปริมาณการใช้จะลดลง โดย SDS สำหรับแคเขียนย้อนกับ x 8 ชิป เฉลี่ยฟื้นฟูพลังงานเดียวกันทั้งแบบธรรมดา และ SDS ได้ฟื้นฟูอำนาจจะใช้เป็นระยะ ๆ ใน DRAM ทั้งหมดเนื่องจากชิปแม้เมื่อ DRAM ไม่ใช้ ดังนั้น SDS ลดปัจจัยทั้งหมดของ DRAM พลังงานยกเว้นฟื้นฟูพลังงาน

ผลลัพธ์ (ไทย) 3:

เนื่องจากเซิร์ฟเวอร์ SDS การควบคุมโหมดพลังงาน DRAM และคำสั่งที่เลือกการปรับเปลี่ยนสถานะการใช้พลังงานและเปิดใช้งาน/ precharge การดำเนินงานสามารถหลีกเลี่ยงในชิปที่ไม่ได้มีส่วนเกี่ยวข้องในเขียน รูปที่ 10 แสดงการใช้พลังงานและรายละเอียดของระบบ DRAM ทั่วไปและ sds. ของเรา เฉพาะ 8.4% เฉลี่ย 30% และ 25% ของพื้นหลัง( BG )อ่าน/เขียน( WR RD /)และเปิดใช้งาน/ precharge (ก่อนหน้า/) อุปโภค บริโภค พลังงานลดลงโดยเซิร์ฟเวอร์ SDS สำหรับแคช write - Back ที่มีชิป x 8 การใช้พลังงานโดยเฉลี่ยมีรีเฟรชเดียวกันในเซิร์ฟเวอร์ SDS ทั้งแบบเดิมและเนื่องจากมีการจ่ายพลังงานรีเฟรชถูกใช้เป็นระยะๆไว้ในชิป DRAM — DRAM ทั้งหมดแม้เมื่อไม่ได้ใช้งาน ดังนั้นเซิร์ฟเวอร์ SDS ช่วยลดปัจจัยทั้งหมดของการใช้พลังงาน DRAM เว้นแต่กำลังรีเฟรช