- ข้อความ
- ประวัติศาสตร์
1. IntroductionThe architecture dom
1. Introduction
The architecture domain is unique in its ability to use
runtime knowledge of application behavior and the thermal
status of the chip to control execution rate, distribute
the workload, and extract instruction-level parallelism
(ILP). On-chip temperature sensors can provide information
about local hot spots and temperature gradients that
can be combined with dynamic information about ILP in
order to precisely regulate temperature while minimizing
performance loss.
The main focus of research on temperature-aware architecture
to date has been on dynamic thermal management
or DTM. DTM recognizes that if the thermal package
is designed for worst-case power dissipation, it must
be designed for the most severe hot spot that could potentially
arise. Yet these worst-case scenarios are rare and
lead to over-design. A less expensive package can be employed,
designed for the worst “typical” or “interesting”
workload. Excessive heat dissipation must then be handled
by an autonomous, runtime response in the chip itself
that guarantees to reduce power densities far enough and
fast enough to maintain temperature regulation. For example,
the Intel Pentium 4 [ 121 follows this approach, designing
the thermal package for a power density 20% less
than the theoretical worst case. If environmental or workload
characteristics cause temperatures to rise too close to
the maximum allowable, the Pentium 4 responds by stopping
the clock, and hence all dynamic power, until temperature
returns to a safe level [15]. As another example,
the Transmeta Crusoe uses dynamic voltage scaling to reduce
power density when temperatures rise too high [lo].
Yet current techniques such as these are too simplistic
and impose unnecessary performance penalties. Architectural
design can take advantage of instruction-level parallelism
to implement DTM with substantially less performance
overhead. This paper describes three techniques,
“temperature-tracking dynamic frequency scaling,” “migrating
computation” [29], and “hybrid DTM” [26], that
reduce overhead by 25-35% compared to techniques like
the Pentium 4’s and the Transmeta Crusoe’s.
Recent work in the architecture community [2, 4, 13,
14, 19, 21, 23, 27, 311 demonstrates growing interest in
thermal management and shows that architectural techniques
offers substantial benefits. Accurately characterizing
thermal behavior and evaluating architectural techniques
requires an appropriate thermal model. An effective
model for architects must be simple enough to allow
them to reason about thermal effects and tradeoffs; parameterized;
capable of modeling runtime changes in temperature
within different functional units on the die; and yet
computationally efficient and portable.
We have developed and publicly released a dynamic
compact model-HotSpot [29]-that achieves all of these
requirements. It differs from prior dynamic compact models
for computer chips in that this new model requires less
design detail and hence can be used earlier in the design
cycle. It has been validated both against an independent
finite-element model and a test chip. It also accounts for
imprecision due to sensor noise and placement.
The rest of this paper is organized as follows. The next
section describes some example architectural thermalmanagement
techniques and presents preliminary results
evaluating their potential benefits. Section 3 describes the
proposed modeling approach. Then Section 4 describes
what we see as some important research questions in this
area, and Section 5 concludes the paper.
The architecture domain is unique in its ability to use
runtime knowledge of application behavior and the thermal
status of the chip to control execution rate, distribute
the workload, and extract instruction-level parallelism
(ILP). On-chip temperature sensors can provide information
about local hot spots and temperature gradients that
can be combined with dynamic information about ILP in
order to precisely regulate temperature while minimizing
performance loss.
The main focus of research on temperature-aware architecture
to date has been on dynamic thermal management
or DTM. DTM recognizes that if the thermal package
is designed for worst-case power dissipation, it must
be designed for the most severe hot spot that could potentially
arise. Yet these worst-case scenarios are rare and
lead to over-design. A less expensive package can be employed,
designed for the worst “typical” or “interesting”
workload. Excessive heat dissipation must then be handled
by an autonomous, runtime response in the chip itself
that guarantees to reduce power densities far enough and
fast enough to maintain temperature regulation. For example,
the Intel Pentium 4 [ 121 follows this approach, designing
the thermal package for a power density 20% less
than the theoretical worst case. If environmental or workload
characteristics cause temperatures to rise too close to
the maximum allowable, the Pentium 4 responds by stopping
the clock, and hence all dynamic power, until temperature
returns to a safe level [15]. As another example,
the Transmeta Crusoe uses dynamic voltage scaling to reduce
power density when temperatures rise too high [lo].
Yet current techniques such as these are too simplistic
and impose unnecessary performance penalties. Architectural
design can take advantage of instruction-level parallelism
to implement DTM with substantially less performance
overhead. This paper describes three techniques,
“temperature-tracking dynamic frequency scaling,” “migrating
computation” [29], and “hybrid DTM” [26], that
reduce overhead by 25-35% compared to techniques like
the Pentium 4’s and the Transmeta Crusoe’s.
Recent work in the architecture community [2, 4, 13,
14, 19, 21, 23, 27, 311 demonstrates growing interest in
thermal management and shows that architectural techniques
offers substantial benefits. Accurately characterizing
thermal behavior and evaluating architectural techniques
requires an appropriate thermal model. An effective
model for architects must be simple enough to allow
them to reason about thermal effects and tradeoffs; parameterized;
capable of modeling runtime changes in temperature
within different functional units on the die; and yet
computationally efficient and portable.
We have developed and publicly released a dynamic
compact model-HotSpot [29]-that achieves all of these
requirements. It differs from prior dynamic compact models
for computer chips in that this new model requires less
design detail and hence can be used earlier in the design
cycle. It has been validated both against an independent
finite-element model and a test chip. It also accounts for
imprecision due to sensor noise and placement.
The rest of this paper is organized as follows. The next
section describes some example architectural thermalmanagement
techniques and presents preliminary results
evaluating their potential benefits. Section 3 describes the
proposed modeling approach. Then Section 4 describes
what we see as some important research questions in this
area, and Section 5 concludes the paper.
0/5000
1. IntroductionThe architecture domain is unique in its ability to useruntime knowledge of application behavior and the thermalstatus of the chip to control execution rate, distributethe workload, and extract instruction-level parallelism(ILP). On-chip temperature sensors can provide informationabout local hot spots and temperature gradients thatcan be combined with dynamic information about ILP inorder to precisely regulate temperature while minimizingperformance loss.The main focus of research on temperature-aware architectureto date has been on dynamic thermal managementor DTM. DTM recognizes that if the thermal packageis designed for worst-case power dissipation, it mustbe designed for the most severe hot spot that could potentiallyarise. Yet these worst-case scenarios are rare andlead to over-design. A less expensive package can be employed,designed for the worst “typical” or “interesting”workload. Excessive heat dissipation must then be handledby an autonomous, runtime response in the chip itselfthat guarantees to reduce power densities far enough andfast enough to maintain temperature regulation. For example,the Intel Pentium 4 [ 121 follows this approach, designingthe thermal package for a power density 20% lessthan the theoretical worst case. If environmental or workloadcharacteristics cause temperatures to rise too close tothe maximum allowable, the Pentium 4 responds by stoppingthe clock, and hence all dynamic power, until temperaturereturns to a safe level [15]. As another example,the Transmeta Crusoe uses dynamic voltage scaling to reducepower density when temperatures rise too high [lo].Yet current techniques such as these are too simplisticand impose unnecessary performance penalties. Architecturaldesign can take advantage of instruction-level parallelismto implement DTM with substantially less performanceoverhead. This paper describes three techniques,“temperature-tracking dynamic frequency scaling,” “migratingcomputation” [29], and “hybrid DTM” [26], thatreduce overhead by 25-35% compared to techniques likethe Pentium 4’s and the Transmeta Crusoe’s.Recent work in the architecture community [2, 4, 13,14, 19, 21, 23, 27, 311 demonstrates growing interest inthermal management and shows that architectural techniquesoffers substantial benefits. Accurately characterizingthermal behavior and evaluating architectural techniquesrequires an appropriate thermal model. An effectivemodel for architects must be simple enough to allowthem to reason about thermal effects and tradeoffs; parameterized;capable of modeling runtime changes in temperaturewithin different functional units on the die; and yetcomputationally efficient and portable.We have developed and publicly released a dynamiccompact model-HotSpot [29]-that achieves all of theserequirements. It differs from prior dynamic compact modelsfor computer chips in that this new model requires lessdesign detail and hence can be used earlier in the designcycle. It has been validated both against an independentfinite-element model and a test chip. It also accounts forimprecision due to sensor noise and placement.The rest of this paper is organized as follows. The nextsection describes some example architectural thermalmanagementtechniques and presents preliminary resultsevaluating their potential benefits. Section 3 describes theproposed modeling approach. Then Section 4 describeswhat we see as some important research questions in thisarea, and Section 5 concludes the paper.
การแปล กรุณารอสักครู่..
1. Introduction
The architecture domain is unique in its ability to use
runtime knowledge of application behavior and the thermal
status of the chip to control execution rate, distribute
the workload, and extract instruction-level parallelism
(ILP). On-chip temperature sensors can provide information
about local hot spots and temperature gradients that
can be combined with dynamic information about ILP in
order to precisely regulate temperature while minimizing
performance loss.
The main focus of research on temperature-aware architecture
to date has been on dynamic thermal management
or DTM. DTM recognizes that if the thermal package
is designed for worst-case power dissipation, it must
be designed for the most severe hot spot that could potentially
arise. Yet these worst-case scenarios are rare and
lead to over-design. A less expensive package can be employed,
designed for the worst “typical” or “interesting”
workload. Excessive heat dissipation must then be handled
by an autonomous, runtime response in the chip itself
that guarantees to reduce power densities far enough and
fast enough to maintain temperature regulation. For example,
the Intel Pentium 4 [ 121 follows this approach, designing
the thermal package for a power density 20% less
than the theoretical worst case. If environmental or workload
characteristics cause temperatures to rise too close to
the maximum allowable, the Pentium 4 responds by stopping
the clock, and hence all dynamic power, until temperature
returns to a safe level [15]. As another example,
the Transmeta Crusoe uses dynamic voltage scaling to reduce
power density when temperatures rise too high [lo].
Yet current techniques such as these are too simplistic
and impose unnecessary performance penalties. Architectural
design can take advantage of instruction-level parallelism
to implement DTM with substantially less performance
overhead. This paper describes three techniques,
“temperature-tracking dynamic frequency scaling,” “migrating
computation” [29], and “hybrid DTM” [26], that
reduce overhead by 25-35% compared to techniques like
the Pentium 4’s and the Transmeta Crusoe’s.
Recent work in the architecture community [2, 4, 13,
14, 19, 21, 23, 27, 311 demonstrates growing interest in
thermal management and shows that architectural techniques
offers substantial benefits. Accurately characterizing
thermal behavior and evaluating architectural techniques
requires an appropriate thermal model. An effective
model for architects must be simple enough to allow
them to reason about thermal effects and tradeoffs; parameterized;
capable of modeling runtime changes in temperature
within different functional units on the die; and yet
computationally efficient and portable.
We have developed and publicly released a dynamic
compact model-HotSpot [29]-that achieves all of these
requirements. It differs from prior dynamic compact models
for computer chips in that this new model requires less
design detail and hence can be used earlier in the design
cycle. It has been validated both against an independent
finite-element model and a test chip. It also accounts for
imprecision due to sensor noise and placement.
The rest of this paper is organized as follows. The next
section describes some example architectural thermalmanagement
techniques and presents preliminary results
evaluating their potential benefits. Section 3 describes the
proposed modeling approach. Then Section 4 describes
what we see as some important research questions in this
area, and Section 5 concludes the paper.
The architecture domain is unique in its ability to use
runtime knowledge of application behavior and the thermal
status of the chip to control execution rate, distribute
the workload, and extract instruction-level parallelism
(ILP). On-chip temperature sensors can provide information
about local hot spots and temperature gradients that
can be combined with dynamic information about ILP in
order to precisely regulate temperature while minimizing
performance loss.
The main focus of research on temperature-aware architecture
to date has been on dynamic thermal management
or DTM. DTM recognizes that if the thermal package
is designed for worst-case power dissipation, it must
be designed for the most severe hot spot that could potentially
arise. Yet these worst-case scenarios are rare and
lead to over-design. A less expensive package can be employed,
designed for the worst “typical” or “interesting”
workload. Excessive heat dissipation must then be handled
by an autonomous, runtime response in the chip itself
that guarantees to reduce power densities far enough and
fast enough to maintain temperature regulation. For example,
the Intel Pentium 4 [ 121 follows this approach, designing
the thermal package for a power density 20% less
than the theoretical worst case. If environmental or workload
characteristics cause temperatures to rise too close to
the maximum allowable, the Pentium 4 responds by stopping
the clock, and hence all dynamic power, until temperature
returns to a safe level [15]. As another example,
the Transmeta Crusoe uses dynamic voltage scaling to reduce
power density when temperatures rise too high [lo].
Yet current techniques such as these are too simplistic
and impose unnecessary performance penalties. Architectural
design can take advantage of instruction-level parallelism
to implement DTM with substantially less performance
overhead. This paper describes three techniques,
“temperature-tracking dynamic frequency scaling,” “migrating
computation” [29], and “hybrid DTM” [26], that
reduce overhead by 25-35% compared to techniques like
the Pentium 4’s and the Transmeta Crusoe’s.
Recent work in the architecture community [2, 4, 13,
14, 19, 21, 23, 27, 311 demonstrates growing interest in
thermal management and shows that architectural techniques
offers substantial benefits. Accurately characterizing
thermal behavior and evaluating architectural techniques
requires an appropriate thermal model. An effective
model for architects must be simple enough to allow
them to reason about thermal effects and tradeoffs; parameterized;
capable of modeling runtime changes in temperature
within different functional units on the die; and yet
computationally efficient and portable.
We have developed and publicly released a dynamic
compact model-HotSpot [29]-that achieves all of these
requirements. It differs from prior dynamic compact models
for computer chips in that this new model requires less
design detail and hence can be used earlier in the design
cycle. It has been validated both against an independent
finite-element model and a test chip. It also accounts for
imprecision due to sensor noise and placement.
The rest of this paper is organized as follows. The next
section describes some example architectural thermalmanagement
techniques and presents preliminary results
evaluating their potential benefits. Section 3 describes the
proposed modeling approach. Then Section 4 describes
what we see as some important research questions in this
area, and Section 5 concludes the paper.
การแปล กรุณารอสักครู่..
1 . บทนำ
สถาปัตยกรรมโดเมนเฉพาะในความสามารถในการใช้ความรู้และพฤติกรรมการใช้ไทม์
สภาพความร้อนของชิปควบคุมอัตราการกระจาย
ภาระงาน และแยกการสอนระดับขนาน
( ILP ) เซนเซอร์อุณหภูมิชิปที่สามารถให้ข้อมูลเกี่ยวกับท้องถิ่นและการไล่ระดับสีฮอต
อุณหภูมิที่สามารถรวมกับข้อมูลแบบไดนามิกใน ILP เพื่อควบคุมอุณหภูมิแน่นอน
ในขณะที่ลดการสูญเสียประสิทธิภาพ โฟกัสหลักของการวิจัยในอุณหภูมิทราบสถาปัตยกรรม
วันที่มีการจัดการระบายความร้อนแบบไดนามิกหรือ DTM . DTM รับรู้ว่า ถ้าแพคเกจความร้อนถูกออกแบบมาสำหรับการกระจายพลังงานพลังงาน
มันต้องถูกออกแบบมาสำหรับที่รุนแรงมากที่สุดจุดร้อนที่อาจ
เกิดขึ้น แต่สถานการณ์ที่เลวร้ายที่สุดเหล่านี้จะหายากและ
ตะกั่วกว่าการออกแบบ แพคเกจราคาไม่แพงสามารถใช้
ออกแบบมาสำหรับที่เลวร้ายที่สุด " ทั่วไป " หรือ " น่าสนใจ "
ภาระงาน . การกระจายความร้อนที่มากเกินไป จะต้องจัดการ
โดยอิสระในการรันไทม์ชิปตัวเอง
ที่รับประกันการลดพลังงานความหนาแน่นไกลพอและ
เร็วพอที่จะรักษาการควบคุมอุณหภูมิ ตัวอย่างเช่น
Intel Pentium 4 [ 121 ตามวิธีการนี้ ออกแบบ
แพคเกจสำหรับความร้อนความหนาแน่นพลังงาน 20% น้อยกว่า
กว่าคดีเชิงทฤษฎีที่เลวร้ายที่สุด ถ้าสิ่งแวดล้อมหรืองาน
ลักษณะทำให้อุณหภูมิสูงขึ้นใกล้
สูงสุดที่อนุญาตด้วยใน Pentium 4 ตอบสนองโดยการหยุด
นาฬิกา ดังนั้น ทุกพลัง จนกว่าอุณหภูมิจะถึงระดับปลอดภัย
[ 15 ] อีกตัวอย่างหนึ่ง
TRANSMETA ครูโซใช้แบบไดนามิกแรงดันปรับลด
ความหนาแน่นพลังงานเมื่ออุณหภูมิสูงขึ้น ] ดูเถิดสูงเกินไป [ .
แต่เทคนิคปัจจุบันเช่นเหล่านี้ง่ายเกินไป
และกําหนดโทษงานที่ไม่จำเป็น สถาปัตยกรรม
การออกแบบที่สามารถใช้ประโยชน์จากการสอนระดับขนาน
ใช้ DTM กับน้อยลงอย่างมากประสิทธิภาพ
ค่าใช้จ่าย กระดาษนี้จะอธิบายถึงสามเทคนิค
" อุณหภูมิติดตามแบบไดนามิก การปรับความถี่ " อพยพ
การคำนวณ " [ 29 ] และ " ไฮบริด DTM " [ 26 ] ,
ลดค่าใช้จ่ายโดย 25-35% เทียบกับเทคนิคเช่น Pentium 4
.
และทรานสเมตา ครูโซ
สถาปัตยกรรมโดเมนเฉพาะในความสามารถในการใช้ความรู้และพฤติกรรมการใช้ไทม์
สภาพความร้อนของชิปควบคุมอัตราการกระจาย
ภาระงาน และแยกการสอนระดับขนาน
( ILP ) เซนเซอร์อุณหภูมิชิปที่สามารถให้ข้อมูลเกี่ยวกับท้องถิ่นและการไล่ระดับสีฮอต
อุณหภูมิที่สามารถรวมกับข้อมูลแบบไดนามิกใน ILP เพื่อควบคุมอุณหภูมิแน่นอน
ในขณะที่ลดการสูญเสียประสิทธิภาพ โฟกัสหลักของการวิจัยในอุณหภูมิทราบสถาปัตยกรรม
วันที่มีการจัดการระบายความร้อนแบบไดนามิกหรือ DTM . DTM รับรู้ว่า ถ้าแพคเกจความร้อนถูกออกแบบมาสำหรับการกระจายพลังงานพลังงาน
มันต้องถูกออกแบบมาสำหรับที่รุนแรงมากที่สุดจุดร้อนที่อาจ
เกิดขึ้น แต่สถานการณ์ที่เลวร้ายที่สุดเหล่านี้จะหายากและ
ตะกั่วกว่าการออกแบบ แพคเกจราคาไม่แพงสามารถใช้
ออกแบบมาสำหรับที่เลวร้ายที่สุด " ทั่วไป " หรือ " น่าสนใจ "
ภาระงาน . การกระจายความร้อนที่มากเกินไป จะต้องจัดการ
โดยอิสระในการรันไทม์ชิปตัวเอง
ที่รับประกันการลดพลังงานความหนาแน่นไกลพอและ
เร็วพอที่จะรักษาการควบคุมอุณหภูมิ ตัวอย่างเช่น
Intel Pentium 4 [ 121 ตามวิธีการนี้ ออกแบบ
แพคเกจสำหรับความร้อนความหนาแน่นพลังงาน 20% น้อยกว่า
กว่าคดีเชิงทฤษฎีที่เลวร้ายที่สุด ถ้าสิ่งแวดล้อมหรืองาน
ลักษณะทำให้อุณหภูมิสูงขึ้นใกล้
สูงสุดที่อนุญาตด้วยใน Pentium 4 ตอบสนองโดยการหยุด
นาฬิกา ดังนั้น ทุกพลัง จนกว่าอุณหภูมิจะถึงระดับปลอดภัย
[ 15 ] อีกตัวอย่างหนึ่ง
TRANSMETA ครูโซใช้แบบไดนามิกแรงดันปรับลด
ความหนาแน่นพลังงานเมื่ออุณหภูมิสูงขึ้น ] ดูเถิดสูงเกินไป [ .
แต่เทคนิคปัจจุบันเช่นเหล่านี้ง่ายเกินไป
และกําหนดโทษงานที่ไม่จำเป็น สถาปัตยกรรม
การออกแบบที่สามารถใช้ประโยชน์จากการสอนระดับขนาน
ใช้ DTM กับน้อยลงอย่างมากประสิทธิภาพ
ค่าใช้จ่าย กระดาษนี้จะอธิบายถึงสามเทคนิค
" อุณหภูมิติดตามแบบไดนามิก การปรับความถี่ " อพยพ
การคำนวณ " [ 29 ] และ " ไฮบริด DTM " [ 26 ] ,
ลดค่าใช้จ่ายโดย 25-35% เทียบกับเทคนิคเช่น Pentium 4
.
และทรานสเมตา ครูโซ
การแปล กรุณารอสักครู่..
ภาษาอื่น ๆ
การสนับสนุนเครื่องมือแปลภาษา: กรีก, กันนาดา, กาลิเชียน, คลิงออน, คอร์สิกา, คาซัค, คาตาลัน, คินยารวันดา, คีร์กิซ, คุชราต, จอร์เจีย, จีน, จีนดั้งเดิม, ชวา, ชิเชวา, ซามัว, ซีบัวโน, ซุนดา, ซูลู, ญี่ปุ่น, ดัตช์, ตรวจหาภาษา, ตุรกี, ทมิฬ, ทาจิก, ทาทาร์, นอร์เวย์, บอสเนีย, บัลแกเรีย, บาสก์, ปัญจาป, ฝรั่งเศส, พาชตู, ฟริเชียน, ฟินแลนด์, ฟิลิปปินส์, ภาษาอินโดนีเซี, มองโกเลีย, มัลทีส, มาซีโดเนีย, มาราฐี, มาลากาซี, มาลายาลัม, มาเลย์, ม้ง, ยิดดิช, ยูเครน, รัสเซีย, ละติน, ลักเซมเบิร์ก, ลัตเวีย, ลาว, ลิทัวเนีย, สวาฮิลี, สวีเดน, สิงหล, สินธี, สเปน, สโลวัก, สโลวีเนีย, อังกฤษ, อัมฮาริก, อาร์เซอร์ไบจัน, อาร์เมเนีย, อาหรับ, อิกโบ, อิตาลี, อุยกูร์, อุสเบกิสถาน, อูรดู, ฮังการี, ฮัวซา, ฮาวาย, ฮินดี, ฮีบรู, เกลิกสกอต, เกาหลี, เขมร, เคิร์ด, เช็ก, เซอร์เบียน, เซโซโท, เดนมาร์ก, เตลูกู, เติร์กเมน, เนปาล, เบงกอล, เบลารุส, เปอร์เซีย, เมารี, เมียนมา (พม่า), เยอรมัน, เวลส์, เวียดนาม, เอสเปอแรนโต, เอสโทเนีย, เฮติครีโอล, แอฟริกา, แอลเบเนีย, โคซา, โครเอเชีย, โชนา, โซมาลี, โปรตุเกส, โปแลนด์, โยรูบา, โรมาเนีย, โอเดีย (โอริยา), ไทย, ไอซ์แลนด์, ไอร์แลนด์, การแปลภาษา.
- ใช่
- There was no significant difference (p>0
- How to cook kang-som + ingredienbts
- Please inform every party for the pipeli
- Elbows
- ฝนกำลังจะตก
- It's so fun to speak thai
- ฉันลางานเนื่องจากมีพิธีรับปริญญา
- Ipds Output – if Mark is selected write
- I don't get angry.
- お手数をおかけしました
- ฉันยังพอมีเวลา เดินเล่นและกิน
- The commands received from the client wi
- I don't get angry.
- ฉันเพียงแค่คิดถึงความเป็นไปได้
- What Does a Project Manager Do?
- Determined
- ความใฝ่ฝันของผมในอนาคตมีอยู่มากมาย
- 積立金 ：つみたてきん
- get to know
- เขาเคยมีพี่ชาย1คน,jason แต่เขาได้รับอุบั
- เรายอมรับตามข้อเสนอของคุณ
- This company is internationally known fo
- The instruction
