The proposed speech recognition SOC

The proposed speech recognition SOC has a heterogeneous architecture that is composed of an 8-bit MCU core, 5 12 bytes
on-chip RAM, 8k bytes on-chip ROM, 72192x6 bit voice ROM, lObit ADCDAC, a PWM (Pulse Wide Modulation), general
purpose I/O ports, and other peripheral circuits.

ผลลัพธ์ (ไทย) 1:

การรู้จำเสียงเสนอ SOC มีสถาปัตยกรรมแตกต่างกันที่ประกอบด้วยหลักการหลัก 8 บิต ไบต์ 5 12บนชิป RAM, 8 กิโลไบต์บนชิป ROM, 72192 x 6 บิตเสียง ROM, lObit ADCDAC, PWM (ชีพจรทั้งเอ็ม), ทั่วไปวัตถุประสงค์ I/O พอร์ต และวงจรอื่น ๆ ที่ต่อพ่วง

ผลลัพธ์ (ไทย) 2:

ที่นำเสนอการรู้จำเสียง SOC มีสถาปัตยกรรมที่แตกต่างกันที่ประกอบด้วยแกน MCU 8 บิต 5 12
ไบต์แรมบนชิปไบต์8k รอมบนชิป, 72192x6 รอมเสียงบิต lObit ADCDAC เป็น PWM (พัลส์ Modulation กว้าง)
ทั่วไปวัตถุประสงค์พอร์ตI / O และวงจรต่อพ่วงอื่น ๆ

ผลลัพธ์ (ไทย) 3:

เสนอการรู้จำเสียง ส มีสถาปัตยกรรมที่แตกต่างกันที่ประกอบด้วย 8-bit MCU core 5 12 ไบต์
บน RAM 8 ไบต์บน ROM , 72192x6 บิตเสียง ROM , lobit adcdac PWM ( PULSE , กว้างเอฟเอ็ม ) , ทั่วไป
วัตถุประสงค์พอร์ต I / O และวงจรต่อพ่วงอื่น ๆ