The detected edges are displayed by

The detected edges are displayed by combining the
horizontal and vertical edges "(1). "
This paper proposes a hardware architecture of Prewitt
edge detection. The input image is limited to 8-bit grayscale and a frame size of 256 x 256 pixels. Moving window is limited to 3 x 3 masks. The architecture is targeted for AItera FPGA using Quartus II and is capable of operating with a clock frequency of 145 MHz at 550 frames per second (fps). Verification is through synthesis only with parameters obtained from simulation on Matlab. By using the combination of both MatIab and Verilog, it can be easily import and export data to the designed hardware implementation to read and display images.

ผลลัพธ์ (ไทย) 1:

ขอบตรวจพบจะถูกแสดง โดยรวมขอบแนวนอน และแนวตั้ง "(1)"เอกสารนี้นำเสนอสถาปัตยกรรมฮาร์ดแวร์ของ Prewittการตรวจพบขอบ รูปสัญญาณได้จำกัดสีเทา 8 บิตและกรอบขนาด 256 x 256 พิกเซล ย้ายหน้าต่างไม่จำกัดรูปแบบ 3 x 3 สถาปัตยกรรมมีเป้าหมายสำหรับ FPGA AItera ใช้ Quartus II และมีความสามารถในการปฏิบัติงานด้วยความถี่นาฬิกาของ 145 MHz ที่ 550 เฟรมต่อวินาที (fps) ตรวจสอบคือสังเคราะห์ ด้วยพารามิเตอร์ที่ได้จากการจำลองบน Matlab โดยใช้ MatIab และ Verilog มันสามารถถูกนำเข้า และส่งออกข้อมูลการใช้งานฮาร์ดแวร์ที่ออกแบบมาเพื่ออ่าน และแสดงภาพได้ง่าย

ผลลัพธ์ (ไทย) 2:

ขอบตรวจพบจะถูกแสดงโดยการรวม
ขอบแนวนอนและแนวตั้ง "(1)."
กระดาษนี้นำเสนอสถาปัตยกรรมฮาร์ดแวร์ของ Prewitt
ตรวจจับขอบ ภาพที่นำเข้าถูก จำกัด ไว้ที่ระดับสีเทา 8 บิตและเฟรมขนาด 256 x 256 พิกเซล หน้าต่างการย้ายจะถูก จำกัด 3 x 3 มาสก์ สถาปัตยกรรมมีการกำหนดเป้าหมายสำหรับ AItera FPGA ใช้ Quartus II และมีความสามารถในการดำเนินงานมีความถี่นาฬิกาของ 145 MHz ที่ 550 เฟรมต่อวินาที (fps) การตรวจสอบจะผ่านการสังเคราะห์เฉพาะกับพารามิเตอร์ที่ได้จากการจำลองบน Matlab โดยใช้การรวมกันของทั้งสอง MatIab และ Verilog ก็สามารถได้อย่างง่ายดายนำเข้าและส่งออกข้อมูลเพื่อการใช้ฮาร์ดแวร์ที่ออกแบบมาเพื่อการอ่านและการแสดงภาพ

ผลลัพธ์ (ไทย) 3:

ขอบที่ตรวจพบจะแสดงโดยการรวม
ขอบแนวนอนและแนวตั้ง " ( 1 )
บทความนี้เสนอฮาร์ดแวร์สถาปัตยกรรมของพรูต
ขอบการตรวจสอบ ภาพใส่จำกัด 8 บิตระดับสีเทาและกรอบขนาด 256 x 256 พิกเซล ย้ายหน้าต่าง ( 3 x 3 หน้ากากสถาปัตยกรรมที่เป็นเป้าหมายสำหรับ FPGA aitera ใช้ quartus II และสามารถปฏิบัติการกับนาฬิกาความถี่ 145 MHz ที่ 550 เฟรมต่อวินาที ( FPS ) ตรวจสอบผ่านการสังเคราะห์เท่านั้นที่มีพารามิเตอร์ที่ได้จากการจำลองใน MATLAB . โดยใช้การรวมกันของทั้งสอง matiab Verilog แล้ว ,มันสามารถนำเข้าและส่งออกข้อมูลไปออกแบบฮาร์ดแวร์ เพื่อใช้อ่านและแสดงภาพ