The internal 0° and 90° LO phases a

The internal 0° and 90° LO phases are digitally generated by a
divide-by-4 logic circuit. The divider is dc-coupled and inherently
broadband; the maximum LO frequency is limited only by its
switching speed. The duty cycle of the quadrature LO signals
is intrinsically 50% and is unaffected by the asymmetry of the
externally connected 4LO input. Furthermore, the divider is
implemented such that the 4LO signal reclocks the final flipflops
that generate the internal LO signals and thereby minimizes
noise introduced by the divide circuitry.
For optimum performance, the 4LO input is driven differentially,
but it can also be driven single-ended. A good choice for a drive
is an LVDS device as is done on the AD8339 evaluation board.
The common-mode range on each pin is approximately 0.2 V to
3.8 V with the nominal ±5 V supplies.
The minimum 4LO level is frequency dependent when driven
by a sine wave. For optimum noise performance, it is important
to ensure that the LO source has very low phase noise (jitter)
and adequate input level to ensure stable mixer core switching.
The gain through the divider determines the LO signal level vs.
RF frequency. The AD8339 can be operated at very low frequencies
at the LO inputs if a square wave is used to drive the LO, as
is done with the LVDS driver on the evaluation board.
Beamforming applications require a precise channel-to-channel
phase relationship for coherence among multiple channels. A
reset pin is provided to synchronize the LO divider circuits in
different AD8339s when they are used in arrays. The RSET pin
resets the dividers to a known state after power is applied to
multiple AD8339s. A logic input must be provided to the RSET
pin when using more than one AD8339. Note that at least one
channel must be enabled for the LO interface to also be enabled
and the LO reset to work. See the Reset Input section for more
information.

ผลลัพธ์ (ไทย) 1:

ระยะต่ำภายใน 0° และ 90° ดิจิทัลสร้างขึ้นโดยการหารด้วย 4 วงจรตรรกะ ตัวแบ่งเป็นควบคู่ dc และการประมาณบรอดแบนด์ ความถี่ต่ำสูงสุดถูกจำกัดโดยเฉพาะการเปลี่ยนความเร็ว รอบหน้าที่ของสัญญาณต่ำลภาคภายใน 50% และผลกระทบจากความไม่สมดุลของการ4LO เชื่อมต่อภายนอกที่ป้อน นอกจากนี้ ตัวแบ่งเป็นดำเนินการดังกล่าวว่าสัญญาณ 4LO reclocks flipflops ขั้นสุดท้ายที่สร้างสัญญาณต่ำภายใน และจึงช่วยลดเสียงรบกวนจากวงจรหารเพื่อประสิทธิภาพสูงสุด อินพุต 4LO ขับเคลื่อนแตกต่างกันแต่มันสามารถยังขับเคลื่อนสิ้นสุดวันเดียวกัน ทางเลือกดีสำหรับไดรฟ์เป็นอุปกรณ์ lvds ผิดจะเป็นทำในคณะกรรมการการประเมิน AD8339โหมดทั่วไปช่วงบนแต่ละขาเป็นประมาณ 0.2 V ไป3.8 V กับวัสดุ V ± 5 อัตราระดับต่ำสุด 4LO ถี่ขึ้นเมื่อขับรถโดยคลื่นไซน์ ประสิทธิภาพเสียงที่ดีที่สุด มันเป็นสิ่งสำคัญเพื่อให้แน่ใจว่า แหล่งหล่อมีสัญญาณรบกวนต่ำมากระยะ (กระวนกระวายใจ)และการเปลี่ยนระดับอินพุตเพียงพอเพื่อให้มั่นใจเสถียรภาพผสมหลักกำไรผ่านการแบ่งกำหนดเทียบกับระดับสัญญาณต่ำความถี่ RF AD8339 สามารถทำงานที่ความถี่ต่ำมากที่ต่ำอินพุตถ้าคลื่นสี่เหลี่ยมที่ใช้ขับหล่อ เป็นจะทำกับไดรเวอร์ lvds ผิดจะบนบอร์ดทดลองBeamforming โปรแกรมประยุกต์ต้องมีความแม่นยำช่องความสัมพันธ์ของเฟสสำหรับสอดระหว่างช่องหลายช่อง Aขาตั้งค่าใหม่ให้ตรงวงจร divider ต่ำในAD8339s แตกต่างกันเมื่อใช้ในอาร์เรย์ RSET pinตั้งค่าวงเวียนไปยังสถานะที่รู้จักหลังจากมีใช้พลังงานในการAD8339s หลาย ป้อนข้อมูลแบบตรรกะให้กับการ RSETpin เมื่อใช้มากกว่าหนึ่ง AD8339 หมายเหตุที่อย่างน้อยหนึ่งช่องใช้สำหรับอินเทอร์เฟซหล่อยัง ต้องเปิดใช้งานและหล่อการรีเซ็ตการทำงาน ดูส่วนการตั้งค่าการป้อนข้อมูลสำหรับข้อมูลเพิ่มเติมข้อมูล

ผลลัพธ์ (ไทย) 2:

ภายใน 0 °และ 90 °ขั้นตอน LO จะมีการสร้างแบบดิจิทัลโดย
วงจรการหารด้วย 4 ตรรกะ หารเป็น DC-คู่และโดยเนื้อแท้
บรอดแบนด์ ความถี่ LO สูงสุดถูก จำกัด ด้วยของ
ความเร็วในการเปลี่ยน วงจรหน้าที่ของพื้นที่สี่เหลี่ยมจัตุรัส LO สัญญาณ
คือภายใน 50% และได้รับผลกระทบจากความไม่สมดุลของ
การเชื่อมต่อภายนอกอินพุต 4LO นอกจากนี้แบ่งเป็น
การดำเนินการดังกล่าวว่าสัญญาณ 4LO reclocks flipflops สุดท้าย
ที่สร้างสัญญาณ LO ภายในและจึงช่วยลด
เสียงรบกวนแนะนำโดยวงจรแบ่ง.
เพื่อประสิทธิภาพสูงสุดอินพุต 4LO เป็นแรงผลักดันที่แตกต่างกัน,
แต่ก็ยังสามารถขับเคลื่อนเดียว สิ้นสุดวันที่ ทางเลือกที่ดีสำหรับไดรฟ์
เป็นอุปกรณ์ LVDS เป็นจะทำในคณะกรรมการประเมินผล AD8339.
ช่วงที่พบบ่อยโหมดในแต่ละขาจะอยู่ที่ประมาณ 0.2 V ถึง
3.8 V กับระบุ± 5 V วัสดุ.
ระดับ 4LO ต่ำสุดคือความถี่ขึ้นเมื่อ ขับเคลื่อน
โดยคลื่นไซน์ เพื่อประสิทธิภาพเสียงที่เหมาะสมเป็นสิ่งสำคัญ
เพื่อให้แน่ใจว่าแหล่ง LO มีสัญญาณรบกวนต่ำมากเฟส (กระวนกระวายใจ)
และระดับการป้อนข้อมูลที่เพียงพอเพื่อให้แน่ใจว่าการเปลี่ยนเครื่องผสมหลักที่มั่นคง.
กำไรผ่าน divider กำหนดระดับสัญญาณ LO กับ
คลื่นวิทยุความถี่ AD8339 สามารถทำงานที่ความถี่ต่ำมาก
ที่ปัจจัยการผลิต LO ถ้าคลื่นตารางจะใช้ในการขับรถ LO เช่น
จะทำกับคนขับ LVDS ในคณะกรรมการประเมินผล.
การใช้งาน Beamforming ต้องมีช่องทางที่จะช่องทางที่ถูกต้อง
ความสัมพันธ์ขั้นตอนสำหรับการเชื่อมโยงกัน ในหมู่หลายช่องทาง
ขารีเซ็ตมีไว้เพื่อประสาน LO วงจรแบ่งใน
AD8339s แตกต่างกันเมื่อพวกเขาจะใช้ในอาร์เรย์ ขา RSet
รีเซ็ตวงเวียนไปยังรัฐที่รู้จักหลังจากที่กำลังจะนำไปใช้กับ
AD8339s หลาย การป้อนข้อมูลตรรกะจะต้องให้การ RSet
ขาเมื่อใช้มากกว่าหนึ่ง AD8339 โปรดทราบว่าอย่างน้อยหนึ่ง
ช่องทางที่จะต้องเปิดการใช้งานสำหรับอินเตอร์เฟซ LO ยังสามารถเปิดใช้งาน
และตั้งค่า LO ในการทำงาน ดูในส่วนของการตั้งค่าใหม่ขาเข้าสำหรับข้อมูลเพิ่มเติม
ข้อมูล

ผลลัพธ์ (ไทย) 3:

0 องศาและ 90 องศาภายในระยะดิจิตอลที่สร้างโดยมีโลวงจรลอจิก divide-by-4 . แบ่งเป็น DC คู่และโดยเนื้อแท้บรอดแบนด์ ; ความถี่สูงสุด โดยเฉพาะโลจำกัดการเปลี่ยนความเร็ว ดิวตี้ไซเคิลของพื้นที่มีสัญญาณเป็น 50% ภายในและผลกระทบจากความไม่สมมาตรของ4lo ภายนอกเชื่อมต่อข้อมูล นอกจากนี้ ยังแบ่งเป็นดำเนินการ เช่น สัญญาณ 4lo reclocks และ flipflops สุดท้ายที่สร้างสัญญาณภายในและจึงช่วยลดโลรบกวนแนะนำโดยแบ่งวงจรเพื่อประสิทธิภาพสูงสุด 4lo ต่างกัน ใส่ขับรถ ,แต่มันยังสามารถขับเคลื่อน เดียวจบ เป็นทางเลือกที่ดีสำหรับไดรฟ์เป็นอุปกรณ์ที่ LVDS ทําบน ad8339 คณะกรรมการประเมินผล .โหมดที่พบบ่อยช่วงในแต่ละ pin ประมาณ 0.2 V3.8 V กับชื่อ± 5 V ซัพพลายระดับ 4lo ขั้นต่ำความถี่ขึ้นอยู่กับเมื่อขับเคลื่อนโดยไซน์คลื่น ประสิทธิภาพเสียงที่เหมาะสม มันสำคัญเพื่อให้แน่ใจว่าแท้จริงแหล่งมีเสียงเฟสต่ำมาก ( กระวนกระวายใจ )และเพียงพอเพื่อให้แน่ใจว่าผสมใส่ในระดับคงที่แกนสลับได้รับผ่านการแบ่งจะกำหนดระดับสัญญาณและโลความถี่ RF การ ad8339 สามารถทำงานที่ความถี่ต่ำมากที่แท้จริงกระผมถ้าคลื่นสี่เหลี่ยมใช้ขับโล ,ากับคนขับ LVDS ในการประเมินคณะกรรมการบีมฟ ์มมิ่งโปรแกรมต้องการช่องช่องชัดเจนความสัมพันธ์ระหว่างระยะการหลายช่องทางแล้ว เป็นตั้งค่า PIN ให้ประสานโล แบ่งวงจรในที่แตกต่างกัน ad8339s เมื่อพวกเขาจะใช้ในอาร์เรย์ . การ rset พินรีเซ็ตตัววงเวียน เพื่อใช้อำนาจรัฐ หลังจากที่รู้จักหลาย ad8339s . ลอจิกอินพุทต้องให้ rsetขาเมื่อใช้มากกว่าหนึ่ง ad8339 . ทราบว่าอย่างน้อยหนึ่งช่องจะต้องเปิดการใช้งานสำหรับอินเตอร์เฟซที่จะสามารถเปิดโลและดูเถิด เริ่มทำงาน เห็นเซ็ตใส่ส่วนเพิ่มเติมข้อมูล