D. Column-Level SSADCFig. 8 shows t

D. Column-Level SSADC
Fig. 8 shows the schematic of two neighboring column-level
SS-ADCs. A double stage comparator is used to reduce the
offset [17]. Fig. 9 shows the timing diagram of the whole
readout chain. After the reset of the SN, the auto-zeros of
the consecutive column-level amplifier and comparators are
opened sequentially in order to minimize the impact of charge
injection [9]. Then the charges are transferred to the SN and
the voltage at the input of the comparator is equal to the
difference between the transfer and reset levels. The ramp is
then activated together with the counter. Shift registers are
used in order to memorise the 10 bit code once the output
of the comparators is high. The CDS time is defined by the
time between the opening of the AZs and the moment when

ผลลัพธ์ (ไทย) 1:

D. SSADC ระดับคอลัมน์รูป 8 แสดง schematic ของเพื่อนบ้านสองระดับคอลัมน์SS-ADCs การเปรียบเทียบขั้นที่สองจะใช้เพื่อลดการตรงข้าม [17] รูป 9 แสดงไดอะแกรมเวลาของทั้งหมดอ่านโซ่ หลังจากรีเซ็ตของ SN ศูนย์อัตโนมัติของแอมพลิฟายเออร์ติดต่อกันในระดับคอลัมน์และวงจรเปรียบเทียบสัญญาณเปิดตามลำดับเพื่อลดผลกระทบของค่าธรรมเนียมฉีด [9] แล้วค่าธรรมเนียมจะถูกโอนไปยัง SN และแรงดันที่อินพุตของตัวเปรียบเทียบเท่ากับการความแตกต่างระหว่างระดับการโอนย้ายและตั้งค่า เป็นทางลาดจากนั้น เรียกใช้พร้อมกับตัวนับ มีทะเบียนกะใช้เพื่อจดจำรหัส 10 บิตผลลัพธ์ครั้งของวงจรเปรียบเทียบสัญญาณที่มีสูง เวลาซีดีที่กำหนดโดยการเวลาระหว่างเปิดการ AZs และขณะเมื่อ

ผลลัพธ์ (ไทย) 2:

D. คอลัมน์ระดับ SSADC
รูป 8 แสดงแผนผังของสองเพื่อนบ้านคอลัมน์ระดับ
SS-ADCs เวทีเปรียบเทียบคู่ถูกนำมาใช้เพื่อลดการ
ชดเชย [17] มะเดื่อ. 9 แสดงแผนภาพระยะเวลาของทั้ง
ห่วงโซ่มิเตอร์ที่อ่านได้ หลังจากรีเซ็ต SN ที่อัตโนมัติศูนย์ของ
เครื่องขยายเสียงคอลัมน์ระดับต่อเนื่องและ comparators จะ
เปิดตามลำดับเพื่อลดผลกระทบจากค่าใช้จ่าย
ในการฉีด [9] แล้วค่าใช้จ่ายจะถูกโอนไป SN และ
แรงดันไฟฟ้าที่ป้อนข้อมูลของตัวเปรียบเทียบที่จะเท่ากับ
ความแตกต่างระหว่างการถ่ายโอนและการตั้งค่าระดับ ทางลาดถูก
เปิดใช้งานแล้วร่วมกับเคาน์เตอร์ การเปลี่ยนแปลงการลงทะเบียนจะถูก
นำมาใช้ในการสั่งซื้อที่จะจดจำรหัส 10 บิตครั้งเดียวเอาท์พุท
ของตัวเปรียบเทียบที่สูง เวลา CDS ถูกกำหนดโดย
เวลาระหว่างการเปิดตัวของ AZS และขณะนี้เมื่อ

ผลลัพธ์ (ไทย) 3:

คอลัมน์ ssadc ระดับ Dภาพที่ 8 แสดงแผนผังของคอลัมน์สองระดับใกล้เคียงadcs SS . เวทีคู่เปรียบเทียบคือ ใช้ในการลดชดเชย [ 17 ] รูปที่ 9 แสดงไดอะแกรมของเวลาทั้งหมดโซ่บน . หลังจากที่ตั้งของ SN , อัตโนมัติของศูนย์การติดต่อกันในระดับคอลัมน์เครื่องขยายเสียงและเปรียบเทียบเป็นเปิดอัตโนมัติ เพื่อลดผลกระทบของค่าใช้จ่ายการฉีด [ 9 ] แล้วค่าใช้จ่ายจะถูกโอนไปยัง SN และแรงดันไฟฟ้าในการป้อนข้อมูลของเปรียบเทียบมีค่าเท่ากับความแตกต่างระหว่างการตั้งค่าระดับ ลาดคือแล้วเปิดใช้งานร่วมกันกับเคาน์เตอร์ กะจะลงทะเบียนที่ใช้ในการจำ 10 บิตรหัส เมื่อออกการเปรียบเทียบสูง ซีดีเวลา กําหนดโดยเวลาระหว่างการเปิดตัวของ azs และขณะที่