Unfortunately, all of the counter c

Unfortunately, all of the counter circuits shown thusfar share a common problem: the ripple effect. This effect is seen in certain types of binary adder and data conversion circuits, and is due to accumulative propagation delays between cascaded gates. When the Q output of a flip-flop transitions from 1 to 0, it commands the next flip-flop to toggle. If the next flip-flop toggle is a transition from 1 to 0, it will command the flip-flop after it to toggle as well, and so on. However, since there is always some small amount of propagation delay between the command to toggle (the clock pulse) and the actual toggle response (Q and Q’ outputs changing states), any subsequent flip-flops to be toggled will toggle some time after the first flip-flop has toggled. Thus, when multiple bits toggle in a binary count sequence, they will not all toggle at exactly the same time:

ผลลัพธ์ (ไทย) 1:

อับ thusfar แสดงวงจรการนับทั้งหมดใช้ร่วมกันปัญหาทั่วไป: ผลกระทบระลอกคลื่น ลักษณะนี้จะเห็นได้ในบางชนิดของวงจรบวกเลขฐานสองและวงจรแปลงข้อมูล และเนื่องจากความล่าช้าในการเผยแพร่ปัจจุบันระหว่างประตู cascaded เมื่อเอาท์พุท Q ของฟลิปฟล็อปเปลี่ยนจาก 1 เป็น 0 สั่งเครื่องถัดไปเมื่อต้องสลับ ถ้าสลับเครื่องถัดไปจะเปลี่ยนจาก 1 เป็น 0 มันจะสั่งเครื่องที่หลังให้สลับเช่น และ อย่างไรก็ตาม เนื่องจากจะมีการเผยแพร่การหน่วงเวลาระหว่างคำสั่งเพื่อสลับ (ชีพจรนาฬิกา) และการตอบสนองจริงสลับบางจำนวน (Q และ Q' เอาท์พุตเปลี่ยนอเมริกา), คอฟฟี่ช็อปภายหลังใด ๆ จะเป็น toggled จะสลับบางครั้งหลังจากมี toggled เครื่องแรก ดังนั้น เมื่อบิตหลายสลับลำดับการนับไบนารี พวกเขาจะไม่สลับที่ตรงกัน:

ผลลัพธ์ (ไทย) 2:

แต่น่าเสียดายที่ทั้งหมดของวงจรเคาน์เตอร์แสดง thusfar แบ่งปันปัญหาที่พบบ่อย: ผลกระทบระลอก ผลกระทบนี้จะมีให้เห็นในบางประเภทของการบวกเลขฐานสองและวงจรการแปลงข้อมูลและเนื่องจากความล่าช้าการขยายพันธุ์สะสมระหว่างประตูระดับล่าง เมื่อเอา​​ท์พุท Q ของการเปลี่ยนพลิกล้มเหลว 1-0 มันคำสั่งต่อไปพลิกล้มเหลวเพื่อสลับ ถ้าสลับพลิกล้มเหลวต่อไปคือการเปลี่ยนแปลงที่ 1-0 ก็จะสั่งปัดพลิกหลังจากที่มันเพื่อสลับเป็นอย่างดีและอื่น ๆ อย่างไรก็ตามเนื่องจากมีอยู่เสมอบางจำนวนเล็ก ๆ ของความล่าช้าการขยายพันธุ์ระหว่างคำสั่งเพื่อสลับ (ชีพจรนาฬิกา) และการตอบสนองสลับที่เกิดขึ้นจริง (Q และ Q 'ผลการเปลี่ยนแปลงรัฐ) ใดภายหลัง flip-flop ที่จะสลับจะสลับบางครั้งหลังจากที่ ครั้งแรกที่พลิกความล้มเหลวได้สลับ ดังนั้นเมื่อหลายบิตส​​ลับในลำดับการนับเลขฐานสองที่พวกเขาจะไม่ได้ทั้งหมดสลับที่ตรงเวลาเดียวกัน:

ผลลัพธ์ (ไทย) 3:

แต่ทั้งหมดของเคาน์เตอร์วงจรแสดง thusfar แบ่งปันปัญหาทั่วไป : ระลอกผล . ผลกระทบนี้จะเห็นในบางชนิดของเครื่องคิดเลขและแปลงข้อมูลไบนารีวงจร และเนื่องจากความล่าช้าระหว่างการสะสมทั้งประตู เมื่อ Q ผลผลิตของฟลิปฟล็อปเปลี่ยนจาก 1 เป็น 0 มันสั่งฟลิปฟล็อปถัดไปสลับ .ถ้าสลับถัดไปฟลิปฟล็อปเป็นเปลี่ยนจาก 1 เป็น 0 ก็จะสั่งฟลิปฟล็อปหลังจากที่มันสลับได้เป็นอย่างดี , และดังนั้นบน อย่างไรก็ตาม เนื่องจากมักจะมีจำนวนน้อยของการหน่วงเวลาระหว่างคำสั่งสลับ ( นาฬิกาชีพจร ) และการตอบสนอง ( จริงสลับ Q และ Q ' เอาต์พุตเปลี่ยนรัฐ ) ,ใด ๆที่จะตามมา flops พลิกสลับจะสลับเวลาหลังจากฟลิปฟล็อปแรกสลับ . ดังนั้น เมื่อบิตหลายสลับในลำดับนับไบนารี , พวกเขาจะไม่ทั้งหมดที่สลับในเวลาเดียวกัน



: