8-1 RS FLOPSAny device or circuit t

8-1 RS FLOPS
Any device or circuit that has two stable states is said to be bistable. For instance, a toggle Switch has two stable states. It is either up or down, depending on the position of the position of the switch as shown in Fig. 8-1a. the switch is also said to have memory since it will remain as set until someone changes its position.
A flip-flop is a bistable electronic circuit that has two stable states---that is, its output is either 0 or +5 Vdc as shown in Fig. 8-1b. The flip-flop also has memory since its output will remain as set until something is done to change it. As such, the flip-flop (or the switch) can be regarded as a memory device. In fact, any bistable device can be used to store one binary digit (bit). For instance, when the flip-flop has its output set at 0 Vdc, it can be regarded as storing a logic 0 and when its output is set at +5 Vdc, as storing a logic
1. The flip-flop is often called a iatch, since it will hold, or latch, in either stable state.
รูปภาพ
Fig. 8-1 Birtable devices.
BASIC IDEA
One of the easiest ways to construct a flip-flop is to connect two inverters in series as shown in Fin. 8-2a. The line connecting the output of inverter B (INV B) back to the input of inverter A (INV A) is referred to as the feedback line.
For the moment, remove the feedback line and consider V1 as the input and V3 as the ouignals in a tput as shown in Fig. 8-2b. There are only two possible signals in a digital system, and in this case we will define L = 0 = 0 Vdc and H = 1 = +5 Vdc. If V1 is set to 0 Vdc, then V3 will also be 0 Vec. Now, if the feedback line shown in Fig. 8-2b is reconnected, the ground can be removed from V1 and V3 will remain at 0 Vec. This is true since once
รูปภาพ

Fig. 8-2 Bistable circuit.
The input of INV A is grounded, the output of INV B will go low and can chen be used to hold the input of INV A low by using the feedback line. This is one stable state—V3 = 0 Vdc.
Conversely, if V1 is +5 Vdc, V3 will also be +5 Vdc as seen in Fig. 8-2c. The feedback line can again be used to hold V1 at +5 Vdc since V3 is also at +5 Vdc. This is then the second stable state---V3 = +5 Vdc.
NOR GATE LATCH
The basic flip-flop shown in Fig. 8-2a can be improved by replacing the inverters with either NAND or NOR gates. The additional inputs on these gates provide a convenient means for application of input signals to switch the flip-flop from one stable state to the other. Two 2-input NOR gates are connected in Fig. 8-3a to form a flip-flop. Notice that if the two inputs labeled R and S are ignored, this circuit will function exactly as the one shown in Fig. 8-2a.

รูปภาพ


Fig. 8-3 NOR-gate flip-flop
FLIP FLOPS


รูปภาพ
Fig. 8-4 Truth table for a NOR-gate RS flip-flop.
This circuit is redrawn in a more conventional form in Fig. 8-3b. The flip-flop actually has two outputs, defined in more general terms as Q and ¬Q ̅ . It should be clear that regardless of the value of Q, its complement is ¬Q ̅. There are two inputs to the flip-flop defined as R and S. The input/output possibilities for this RS flip-flop are summarized in the truth table in Fig. 8-4. To aid in understanding the operation of this circuit, recall that an H = 1 at any input of a NOR gate forces its output to an L = 0.
The first input condition in the truth table is R = 0 and S = 0. Since a 0 at the input of a NOR gate has no effect on its output, the flip-flop simply remains in its present state; that is, Q remains unchanged.
The second input condition R = 0 and S = 1 forces the output of NOR gate B low. Both inputs to NOR gate A are now low , and he NOR – gate output must be high. Thus a 1 at the S input is said to SET the flip , and it switcher to the stable state where Q = 1
The third input condition is R = 1 and S = 0. This condition forces the output of NOR gate A low , and since both inputs to NOR gate B are now low , the output must be high. Thus a 1 at the R input is said to RESET the flip-flop, and it switcher to the stable state where Q = 0 (or Q ̅ = 1 )
The last input condition is the table, R = 1 and S = 1, is forbidden, as it forces the outputs of both NOR gates to the low state .In other words, both Q = 0 and Q ̅ = 0 at the same time! But this violates the basic definition of a flip-flop that requires Q to be the complement of Q ̅, and so it is generally agreed never to impose this input condition. Incidentally, if this condition is for some reason imposed, the resulting state of Q is not predictable. That’s why the truth table entry is a ?.
It is also important to remember that TTL gate inputs are quite noise-sensitive and therefore should never be left unconnected (floating). Each input must be connected either to the output of a prior circuit, or if unused, to GND or +Vcc .
Example 8-1
Use the pinout diagram for a 54/7427 triple 3-input NOR gate and show how to connect a simple RS flip-flop.


รูป

ผลลัพธ์ (ไทย) 1:

รองเท้าเอส 8-1อุปกรณ์หรือวงจรที่มีสองสถานะมั่นคงใด ๆ ว่า จะ bistable ตัวอย่าง สวิตช์สลับมีสองสถานะที่มั่นคง ได้ทั้งขึ้น หรือ ลง ขึ้นอยู่กับตำแหน่งของตำแหน่งของสวิตช์ดังแสดงใน Fig. 8-1a สวิตช์ยังว่า มีหน่วยความจำเนื่องจากมันจะยังคงเป็นชุดจนกระทั่งคนเปลี่ยนตำแหน่ง เป็นฟลิปฟล็อปเป็น bistable อิเล็กทรอนิกส์วงจรที่มีสองสถานะมั่นคง---ที่ ผลลัพธ์เป็น 0 หรือ + 5 Vdc แสดงใน Fig. 8-1b เครื่องยังมีหน่วยความจำเนื่องจากผลลัพธ์จะยังคงเป็นชุดจนกว่าสิ่งที่จะทำการเปลี่ยนแปลง เช่น เครื่องหมาย (หรือสวิตช์) สามารถถือเป็นอุปกรณ์หน่วยความจำ ในความเป็นจริง อุปกรณ์ bistable สามารถใช้เก็บตัวเลขฐานสองหนึ่ง (บิต) เช่น เมื่อฟลิปฟล็อปจะมีผลลัพธ์ 0 Vdc ก็นับ เป็นการจัดเก็บตรรกะเป็น 0 และ เมื่อผลลัพธ์ไว้ที่ + 5 Vdc เป็นการจัดเก็บตรรกะ 1.เครื่องมักจะเรียกว่าเป็น iatch เนื่องจากมันจะค้างไว้ หรือ แลตช์ ในรัฐใดมีเสถียรภาพรูปภาพอุปกรณ์ Birtable fig. 8-1 ความคิดพื้นฐานหนึ่งในวิธีที่ง่ายที่สุดเพื่อสร้างเป็นฟลิปฟล็อปจะเชื่อมต่ออินเวอร์เตอร์สองในชุดมากเงิน 8-2a เส้นที่เชื่อมต่อออกอินเวอร์เตอร์ B (INV B) กลับไปยังอินพุตของอินเวอร์เตอร์ (INV A) เรียกว่าบรรทัดข้อคิดเห็น ตอนนี้ ลบบรรทัดข้อคิดเห็น และพิจารณา V1 เป็นอินพุต และ V3 เป็น ouignals ใน tput แสดงใน Fig. 8-2b มีสัญญาณเป็นสองเท่าในระบบดิจิตอล และในกรณีนี้ เราจะกำหนด L = 0 = 0 Vdc และ H = 1 = + 5 Vdc ถ้า V1 ถูกตั้งค่าเป็น 0 Vdc แล้ว V3 จะ 0 Vec ตอนนี้ ถ้าบรรทัดความคิดเห็นแสดงใน Fig. 8-2b จะทำการเชื่อมต่อ พื้นดินสามารถถูกเอาออกจาก V1 และ V3 จะยังคงอยู่ที่ 0 Vec ก็ตั้งแต่ครั้งรูปภาพวงจร Bistable fig. 8-2สูตรอินพุตของ INV A ออก INV บีจะไปต่ำ และเฉินใช้เพื่อเก็บข้อมูล INV A ต่ำโดยบรรทัดข้อคิดเห็น เป็นรัฐหนึ่งมั่นคง — V3 = 0 Vdc ในทางกลับกัน ถ้า V1 + 5 Vdc, V3 จะ + 5 Vdc กับซี Fig. 8-2 อีกใช้บรรทัดข้อคิดเห็นเพื่อเก็บ V1 ที่ + 5 Vdc V3 เป็นยังที่ + 5 Vdc เป็นแล้วสองมั่นคงรัฐ-V3 = + 5 Vdcหรือสลักประตูสามารถปรับปรุงเครื่องพื้นฐานที่แสดงใน Fig. 8-2a โดยแทนที่อินเวอร์เตอร์แบบ NAND หรือ NOR ประตู ปัจจัยการผลิตเพิ่มเติมบนประตูเหล่านี้ให้วิธีการที่สะดวกใช้สัญญาณสลับฟลิปฟล็อปจากรัฐหนึ่งมั่นคงไปอีก สอง 2 อินพุต NOR ประตูเชื่อมต่อใน Fig. 8-3a เพื่อเป็นเครื่อง สังเกตว่า ถ้าทั้งสองอินพุตป้าย R และ S จะถูกละเว้น วงจรนี้จะทำงานตรงตามหนึ่งแสดงใน Fig. 8-2aรูปภาพฟลิปฟล็อป NOR เก fig. 8-3รองเท้าแตะรูปภาพตารางความจริง fig. 8-4 สำหรับเครื่องเกต NOR RS วงจรนี้มีการวาดใหม่ในรูปแบบดั้งเดิมมากขึ้นใน Fig. 8-3b ฟลิปฟล็อปจริงมีเอาท์พุต 2 กำหนดเงื่อนไขเพิ่มเติมเป็น̅ Q และ ¬Q ควรมีความชัดเจนว่าค่าของ Q ส่วนเติมเต็มของว่า ¬Q ̅ มีสองอินพุตเพื่อเครื่องกำหนดเป็น R และ s ได้ เข้าขั้นเครื่อง RS นี้สามารถสรุปได้ในตารางความจริงใน Fig. 8-4 เพื่อช่วยในการทำความเข้าใจเกี่ยวกับการทำงานของวงจรนี้ เรียกคืนที่มี H = 1 ที่ป้อนข้อมูลใด ๆ ของกองกำลังเกต NOR เป็นผลลัพธ์ในการ L = 0 เงื่อนไขที่อินพุตในตารางความจริงคือ R = 0 และ S = 0 เนื่องจาก 0 ที่อินพุตของเก NOR ไม่มีผลกับผลลัพธ์ ฟลิปฟล็อปการก็ยังคงอยู่ในสถานะปัจจุบัน นั่นคือ Q ยังคงไม่เปลี่ยนแปลง ที่สองป้อนเงื่อนไข R = 0 และ S = 1 กองกำลังของ NOR เก B ต่ำ ทั้งอินพุตเพื่อ NOR เกต A ใจต่ำขณะนี้ เขา หรือ – ออกประตูได้รับ ดังนั้น 1 ใน S ที่เข้ากล่าวตั้งพลิก และสลับสถานะมั่นคงที่ Q = 1 เงื่อนไขสามอินพุตคือ R = 1 และ S = 0 เงื่อนไขนี้บังคับเอาพุตของเกต NOR เป็น และเนื่องจากอินพุตทั้งสองไปเกต NOR B ก็ต่ำ ผลผลิตได้รับ ดังนั้น 1 ที่ R เข้าว่า รีเซ็ตเครื่องหมาย และสลับสถานะมั่นคงที่ Q = 0 (หรือ Q ̅ = 1) ป้อนเงื่อนไขล่าสุดเป็นตาราง R = 1 และ S = 1 ถูก ห้าม จะบังคับให้แสดงผลของทั้งสองประตู NOR สถานะต่ำ ในคำอื่น ๆ ทั้ง Q = 0 และ Q ̅ = 0 ในเวลาเดียวกัน แต่นี้ละเมิดข้อกำหนดพื้นฐานของฟลิปฟล็อปที่ Q เพื่อเป็นส่วนเติมเต็มของ Q ̅ และดัง นั้นมันจะเห็นโดยทั่วไปจะกำหนดเงื่อนไขนี้เข้า บังเอิญ ถ้าเงื่อนไขนี้เป็นเหตุผลบางอย่างบังคับ รัฐ Q ผลลัพธ์ไม่ได้คาดเดาได้ ที่ว่าทำไมรายการตารางค่าความจริงเป็นการ ก็ยังจำว่า อินพุต TTL ประตูค่อนข้างเสียงสำคัญ และดังนั้นจึง ควรไม่ซ้ายกับ (ลอย) ต้องป้อนข้อมูลแต่ละการเชื่อมต่อเพื่อแสดงผลของวงจรก่อน หรือ ถ้าไม่ได้ ใช้ กับ GND หรือ + Vccตัวอย่างที่ 8-1ใช้ไดอะแกรม pinout 54/7427 สาม 3 อินพุต NOR ประตู และแสดงวิธีการเชื่อมต่อเครื่อง RS อย่างรูป

ผลลัพธ์ (ไทย) 2:

8-1 อาร์เอส FLOPS
อุปกรณ์หรือวงจรที่มีสองรัฐที่มั่นคงกล่าวจะ bistable ยกตัวอย่างเช่นสวิทช์สลับมีสองรัฐที่มีเสถียรภาพ มันเป็นอย่างใดอย่างหนึ่งขึ้นหรือลงขึ้นอยู่กับตำแหน่งของตำแหน่งของสวิทช์ตามที่แสดงในรูป 8-1a สวิทช์ยังกล่าวว่ามีหน่วยความจำเพราะมันจะยังคงเป็นชุดจนกว่าจะมีคนเปลี่ยนตำแหน่ง.
พลิกปัดเป็นวงจรอิเล็กทรอนิกส์ bistable ที่มีสองรัฐที่มั่นคง --- นั่นคือการส่งออกที่เป็น 0 หรือ 5 Vdc เป็น แสดงในรูป 8-1b พลิกล้มเหลวนอกจากนี้ยังมีหน่วยความจำตั้งแต่การส่งออกจะยังคงเป็นชุดจนสิ่งที่จะทำที่จะเปลี่ยนมัน เช่นนี้พลิกความล้มเหลว (หรือสวิทช์) ถือได้ว่าเป็นอุปกรณ์หน่วยความจำ ในความเป็นจริงอุปกรณ์ใด ๆ bistable สามารถนำมาใช้ในการจัดเก็บหนึ่งหลักเลขฐานสอง (บิต) ยกตัวอย่างเช่นเมื่อพลิกล้มเหลวได้ผลลัพธ์ที่ได้ตั้งไว้ที่ 0 Vdc ก็ถือได้ว่าเป็นตรรกะที่จัดเก็บ 0 และเมื่อเอาท์พุทเป็นชุดที่ 5 Vdc เช่นการจัดเก็บตรรกะ
1 พลิกปัดเรียกว่ามักจะเป็น iatch เพราะมันจะถือหรือสลักในรัฐที่มีเสถียรภาพอย่างใดอย่างหนึ่ง. รูปภาพรูป 8-1 อุปกรณ์ Birtable. แนวคิดพื้นฐานหนึ่งในวิธีที่ง่ายที่สุดในการสร้างพลิกความล้มเหลวคือการเชื่อมต่ออินเวอร์เตอร์ที่สองในซีรีส์ดังแสดงใน Fin 8-2a สายเชื่อมต่อการส่งออกของอินเวอร์เตอร์บี (INV B) กลับไปที่การป้อนข้อมูลของอินเวอร์เตอร์ A (INV A) จะเรียกว่าเป็นสายข้อเสนอแนะ. สำหรับขณะนี้เอาเส้นความคิดเห็นและพิจารณา V1 เป็น input และ V3 เป็น ouignals ใน tput เป็นที่แสดงในรูป 8-2b มีเพียงสองสัญญาณที่เป็นไปได้ในระบบดิจิตอลและในกรณีนี้เราจะกำหนด L = 0 = 0 Vdc และ H = 1 = 5 Vdc ถ้า V1 ตั้งค่าเป็น 0 Vdc แล้ว V3 ยังจะเป็น 0 VEC ตอนนี้ถ้าเส้นความคิดเห็นที่แสดงในรูป 8-2b จะเชื่อมพื้นดินสามารถลบออกจาก V1 และ V3 จะยังคงอยู่ที่ 0 VEC นี่คือความจริงตั้งแต่ครั้งเดียวรูปภาพรูป 8-2 วงจร bistable. ใส่ของ INV คือมูลการส่งออกของ INV B จะไป chen ต่ำและสามารถใช้ในการเก็บใส่ของ INV ต่ำโดยใช้บรรทัดข้อเสนอแนะที่ นี้เป็นหนึ่งในรัฐที่มีเสถียรภาพ V3 = 0 Vdc. ตรงกันข้ามถ้า V1 เป็น 5 Vdc, V3 ยังจะ 5 Vdc เท่าที่เห็นในรูป 8-2c สายข้อเสนอแนะอีกครั้งสามารถใช้ในการเก็บ V1 ที่ 5 Vdc ตั้งแต่ V3 ยังเป็นที่ 5 Vdc แล้วนี้เป็นรัฐที่มีความเสถียรที่สอง --- V3 = 5 Vdc. NOR GATE LATCH พื้นฐานพลิกล้มเหลวที่แสดงในรูป 8-2a ได้ดีขึ้นโดยการเปลี่ยนอินเวอร์เตอร์ที่มีทั้ง NAND หรือ NOR ประตู ปัจจัยการผลิตเพิ่มเติมเกี่ยวกับประตูเหล่านี้ให้วิธีที่สะดวกสำหรับการประยุกต์ใช้สัญญาณเพื่อสลับพลิกล้มเหลวจากรัฐที่มีเสถียรภาพหนึ่งไปยังอีก สอง 2 อินพุต NOR ประตูมีการเชื่อมต่อในรูป 8-3a ในรูปแบบพลิกความล้มเหลว ขอให้สังเกตว่าถ้าทั้งสองปัจจัยการผลิตที่มีข้อความ R และ S จะถูกละเว้นวงจรนี้จะทำงานตรงตามที่แสดงในรูป 8-2a. รูปภาพรูป 8-3 NOR ประตูพลิกล้มเหลวflip flops รูปภาพรูป 8-4 ตารางความจริงสำหรับอาร์เอส NOR ประตูพลิกล้มเหลว. วงจรนี้คือวาดในรูปแบบธรรมดาในรูป 8-3b จริงพลิกล้มเหลวมีสองผลที่กำหนดไว้ในข้อตกลงอื่น ๆ ตามที่ Q และ¬Q̅ มันควรจะเป็นที่ชัดเจนว่าไม่คำนึงถึงค่าของ Q ที่สมบูรณ์ของมันคือ¬Q̅ มีสองปัจจัยการผลิตที่จะพลิกความล้มเหลวมีการกำหนดเป็น R และเอสอินพุต / เอาต์พุตที่เป็นไปได้สำหรับอาร์เอสนี้พลิกความล้มเหลวได้สรุปไว้ในตารางความจริงในรูป 8-4 เพื่อช่วยในการทำความเข้าใจการทำงานของวงจรนี้, จำได้ว่า H = 1 ในการป้อนข้อมูลของ NOR ประตูใด ๆ ที่บังคับให้ผลผลิตของตนไปยัง L = 0 เงื่อนไขการป้อนข้อมูลแรกในตารางความจริงก็คือ R = 0 และ S = 0 ตั้งแต่ 0 ที่ใส่ของประตู NOR มีผลกระทบต่อการส่งออกของตนพลิกล้มเหลวก็ยังคงอยู่ในสภาพปัจจุบันของตน ว่ามีที่ถามยังคงไม่เปลี่ยนแปลง. สภาพการป้อนข้อมูลที่สอง R = 0 และ S = 1 บังคับให้การส่งออกของ NOR ประตู B ต่ำ ปัจจัยการผลิตทั้งสองไปยังประตูมิได้อยู่ในขณะนี้ต่ำและเขา NOR - ออกประตูจะต้องสูง ดังนั้นการป้อนข้อมูลที่ 1 S มีการกล่าวถึง SET พลิกและจะสลับไปยังรัฐที่มีเสถียรภาพที่ Q = 1 เงื่อนไขการป้อนข้อมูลที่สามคือ R = 1 และ S = 0 เงื่อนไขนี้บังคับให้การส่งออกของประตู NOR ต่ำและ เนื่องจากปัจจัยการผลิตทั้ง NOR ประตู B อยู่ในขณะนี้ต่ำการส่งออกจะต้องสูง ดังนั้น 1 อินพุต R มีการกล่าวถึง RESET พลิกล้มเหลวและจะสลับไปยังรัฐที่มีเสถียรภาพที่ Q = 0 (หรือ Q ̅ = 1) สภาพการป้อนข้อมูลสุดท้ายคือตาราง R = 1 และ S = 1 เป็นสิ่งต้องห้ามในขณะที่มันกำลังเอาท์พุทของทั้งสอง NOR ประตูรัฐต่ำ Warehouse ในคำอื่น ๆ ทั้ง Q = 0 และ Q ̅ = 0 ในเวลาเดียวกัน! แต่นี้ละเมิดความหมายพื้นฐานของพลิกล้มเหลวที่ต้องมีคิวที่จะเป็นส่วนเติมเต็มของ Q ̅และดังนั้นจึงเป็นที่ยอมรับกันโดยทั่วไปไม่เคยที่จะกำหนดเงื่อนไขการป้อนข้อมูลนี้ อนึ่งถ้าเงื่อนไขนี้เป็นเหตุผลที่กำหนดบางรัฐที่เกิดจาก Q คือไม่สามารถคาดเดา นั่นเป็นเหตุผลที่รายการตารางความจริงก็คือได้หรือไม่. ยังเป็นสิ่งสำคัญที่ต้องจำว่าปัจจัยการผลิตประตู TTL ค่อนข้างไวต่อเสียงและดังนั้นจึงไม่ควรที่จะเหลือไม่เกี่ยวเนื่องกัน (ลอย) การป้อนข้อมูลที่แต่ละคนจะต้องมีการเชื่อมต่อทั้งที่การส่งออกของวงจรก่อนหรือถ้าไม่ได้ใช้เพื่อ GND หรือ + Vcc. ตัวอย่าง 8-1 ใช้แผนภาพ pinout สำหรับ 54/7427 สาม 3 อินพุต NOR ประตูและแสดงวิธีการเชื่อมต่อที่ง่าย อาร์เอสพลิกล้มเหลว. รูป

ผลลัพธ์ (ไทย) 3:

8-1 RS flops
อุปกรณ์หรือวงจรที่มีสองมั่นคงรัฐกล่าวว่าเป็นระบบขาวดำ . สำหรับอินสแตนซ์ สลับเปลี่ยนได้สองเสถียรภาพรัฐ จะให้ขึ้นหรือลง ขึ้นอยู่กับตำแหน่งของตำแหน่งของสวิตช์ดังแสดงในรูปที่ 8-1a . สวิทช์ยังได้กล่าวว่า มีหน่วยความจำตั้งแต่มันก็จะยังเป็นชุด จนมีการเปลี่ยนแปลงตำแหน่งของ
เป็นระบบขาวดำเป็นฟลิปฟล็อปวงจรอิเล็กทรอนิกส์ที่มีสองมั่นคงรัฐ --- นั่นคือ ผลผลิตที่เป็น 0 หรือ 5 VDC ดังแสดงในรูปที่ 8-1b . ฟลิปฟล็อปยังมีหน่วยความจำเนื่องจากผลผลิตของมันจะยังคงเป็นชุดจนบางอย่างจะทำเพื่อเปลี่ยนแปลงมัน เช่น ฟลิปฟล็อป ( หรือเปลี่ยน ) ก็ถือว่าเป็นอุปกรณ์หน่วยความจำ ในความเป็นจริง , อุปกรณ์ระบบขาวดำใด ๆที่สามารถใช้เพื่อเก็บเป็นเลขฐานสอง ( นิดหน่อย )ตัวอย่างเช่น เมื่อมีการแสดงผลของชุด Flip ที่ 0 Vdc , มันสามารถถือเป็นการจัดเก็บลอจิก 0 และเมื่อผลลัพธ์ของมันคือชุดที่ 5 VDC , การจัดเก็บตรรกะ
1 การ Flip มักจะเรียกว่า iatch เพราะมันจะค้าง หรือสลักในทั้งสองรัฐเสถียร .

รูปที่รูปภาพ 8-1 birtable อุปกรณ์ .

ความคิดพื้นฐานหนึ่งในวิธีที่ง่ายที่สุดที่จะสร้างฟลิปฟล็อปถูกเชื่อมต่อสองเครื่องแปลงกระแสไฟฟ้าในชุดดังที่แสดงในครีบ 8-2a สายเชื่อมต่อเอาท์พุทของอินเวอร์เตอร์ B ( INV B ) กลับเข้าของอินเวอร์เตอร์ ( INV ) จะเรียกว่าความคิดเห็นบรรทัด .
ตอนนี้ลบความคิดเห็นบรรทัดและพิจารณา V1 ที่นำเข้าและ V3 เป็น ouignals ในได้ใส่ไว้เมื่ออยู่ดังแสดงในรูปที่ 8-2b .มีสัญญาณเพียงสองที่เป็นไปได้ในระบบดิจิทัล และในกรณีนี้เราจะกำหนด L = 0 = 0 VDC และ H = 1 = 5 Vdc . ถ้า V1 ถูกตั้งค่าเป็น 0 Vdc แล้ว V3 จะ 0 โลกร้อน . ตอนนี้ ถ้าข้อมูลที่แสดงในรูปที่ 8-2b สายเชื่อมต่อ , พื้นดินที่สามารถลบออกจาก V1 และ V3 จะยังคงอยู่ที่ 0 โลกร้อน . นี้เป็นจริงเนื่องจากเมื่อรูปภาพ


รูปที่ 8-2 ระบบขาวดำจร .
ป้อนข้อมูลของ INV ถูกกักบริเวณออก INV B จะต่ำและสามารถเฉินใช้ถือใส่ของ INV ต่ำโดยใช้ข้อมูลบรรทัด นี้เป็นหนึ่งในที่มั่นคง state-v3 = 0 Vdc .
ในทางกลับกันถ้า V1 5 VDC , V3 จะมี 5 VDC ตามที่เห็นในรูป 8-2c ความคิดเห็นบรรทัดอีกครั้งสามารถถูกใช้เพื่อเก็บ V1 V3 5 VDC ตั้งแต่ยังอยู่ที่ 5 Vdc . นี่ก็สองรัฐเสถียร --- V3 = 5 Vdc .

หรือประตูสลักพื้นฐานฟลิปฟล็อปแสดงในรูปที่ 8-2a สามารถปรับปรุงโดยการเปลี่ยนเครื่องแปลงกระแสไฟฟ้าด้วยเช่นกัน และหรือ ประตู ข้อมูลเพิ่มเติมเกี่ยวกับประตูเหล่านี้ให้วิธีการที่สะดวกสำหรับการใช้สัญญาณสลับฟลิปฟล็อปจากรัฐอื่น ๆที่มี . สอง 2-input ไม่มีประตูเชื่อมต่อในรูปที่ 8-3a สร้างฟลิปฟล็อป . สังเกตว่า ถ้าสองปัจจัยการผลิตป้าย R และ S จะถูกละเว้นวงจรนี้จะทำงานอย่างหนึ่งที่แสดงในรูปที่ 8-2a รูปภาพ .




รูปที่ 8-3 หรือ Flip flops พลิกประตู




รูปที่รูปภาพ 8-4 ความจริงโต๊ะหรือประตูอาร์เอสฟลิปฟล็อป .
วงจรนี้จะเขียนใหม่ในรูปแบบมากกว่าปกติในรูป 8-3b . ฟลิปฟล็อปจริงมีสองผลผลิต ที่กำหนดไว้ในข้อตกลงทั่วไปมากขึ้นเป็น Q และ Q ¬̅ . มันควรจะชัดเจนว่า โดยไม่คำนึงถึงค่าของคิวของเสริมเป็น¬ Q ̅ . มีอยู่สององค์กับฟลิปฟลอปเช่น r และ s อินพุต / เอาต์พุตความเป็นไปได้นี้อาร์เอสฟลิปฟล็อปจะสรุปได้ในความจริงโต๊ะในรูปที่ 8-4 . เพื่อช่วยในการทำความเข้าใจการดำเนินงานของ วงจรนี้ จำได้ว่าเป็น H = 1 ที่ป้อนข้อมูลใด ๆหรือบังคับออกของประตูของ L = 0
เงื่อนไขเข้าแรกในความจริงโต๊ะคือ R = 0 และ S = 0ตั้งแต่ 0 ที่ใส่ของหรือประตูไม่มีผลต่อผลผลิตของ ฟลิปฟล็อปก็ยังคงอยู่ในสถานะปัจจุบัน นั่นคือ คิวยังคงไม่เปลี่ยนแปลง .
2 R = 0 = ป้อนเงื่อนไขและ s = 1 กําลังออกหรือประตู B ต่ำ ปัจจัยทั้งสองจะไม่เกทอยู่ต่ำและเขาหรือออกประตู–ต้องสูงด้วย จึงเป็น 1 ใน S ใส่บอกว่าตั้งพลิกและสลับไปยังรัฐเสถียรที่ Q = 1
3 = 1 สภาพใส่ R และ S = 0 ภาพนี้กำลังออกของประตูหรือต่ำ และเนื่องจากทั้งปัจจัยการผลิตเพื่อหรือประตู B จะต่ำ ผลผลิตจะสูง จึงเป็น 1 ใน R ใส่ว่า ตั้งค่าฟลิปฟล็อปและสลับไปยังรัฐมั่นคงที่ Q = 0 ( หรือ Q ̅ = 1 )
ใส่เงื่อนไขสุดท้ายคือโต๊ะ , r = 1 และ S = 1เป็นสิ่งต้องห้าม มันบังคับให้ผลผลิตของทั้งสอง ไม่มีประตูให้รัฐต่ำ ในคำอื่น ๆทั้ง Q = 0 และ = 0 Q ̅ในเวลาเดียวกัน ! แต่นี่เป็นการละเมิดนิยามพื้นฐานของฟลิปฟล็อปที่ต้องมีคิวที่จะเป็นส่วนเติมเต็มของ Q ̅และมันเป็นโดยทั่วไปตกลงไม่เคยตั้งข้อแม้ป้อนข้อมูลนี้ อนึ่ง หากเงื่อนไขนี้สำหรับเหตุผลบางอย่าง ปัญหาส่งผลให้สถานะของ Q ไม่ทาย นั่นเป็นเหตุผลที่โต๊ะ ความจริงการเป็น ? .
ยังเป็นสิ่งสำคัญที่ต้องจำไว้ว่า TTL ประตูกระผมค่อนข้างไว และเสียง จึงไม่ควรไปวุ่นวาย ( ลอย ) แต่ละอินพุตจะต้องเชื่อมต่อทั้งผลจรก่อน หรือถ้าไม่ได้ใช้ , GND หรือ VCC . 8-1

เช่นใช้ขั้วต่อแผนภาพสำหรับ 54 / 7427 สาม 3-input หรือประตูและแสดงวิธีการเชื่อมต่อที่ง่ายอาร์เอสฟลิปฟล็อป .





รูป