When voltage onthe clamp goes above

When voltage on
the clamp goes above the level of sum of the high-Vt
M0 and PMOS M1 threshold voltages then the pull up
device M1 turns on and forces the LVTSCR0 gate to
the level of the voltage at clamp ESDP terminal
(Fig.3b).

ผลลัพธ์ (ไทย) 1:

เมื่อแรงดันไฟฟ้าในตัวหนีบไปเหนือระดับของผลรวมของสูง-Vtแรงดันขีดจำกัดของ M0 และ PMOS M1 แล้วดึงขึ้นมาอุปกรณ์ M1 เปิด และประตู LVTSCR0 เพื่อบังคับให้ระดับของแรงดันไฟฟ้าที่หนีบ ESDP(Fig.3b)

ผลลัพธ์ (ไทย) 2:

เมื่อแรงดันไฟฟ้าในการ
ยึดไปเหนือระดับของผลรวมของสูงเวอร์มอนต์
M0 และ PMOS M1 แรงดันเกณฑ์แล้วดึง
อุปกรณ์ M1 เปิดและบังคับประตู LVTSCR0 ไป
ระดับของแรงดันไฟฟ้าที่ขั้วยึด ESDP ที่
(Fig.3b) .