The variety of today’s architecture

The variety of today’s architectures forces programmers to spend a great deal of time porting and tuning application codes across different platforms. Compilers themselves need additional tuning, which has considerable complexity as the standard optimization levels, usually designed for the average case and the specific target architecture, often fail to bring the best results.

This article proposes COBAYN: Compiler autotuning framework using BAYesian Networks, an approach for a compiler autotuning methodology using machine learning to speed up application performance and to reduce the cost of the compiler optimization phases. The proposed framework is based on the application characterization done dynamically by using independent microarchitecture features and Bayesian networks. The article also presents an evaluation based on using static analysis and hybrid feature collection approaches. In addition, the article compares Bayesian networks with respect to several state-of-the-art machine-learning models.

Experiments were carried out on an ARM embedded platform and GCC compiler by considering two benchmark suites with 39 applications. The set of compiler configurations, selected by the model (less than 7% of the search space), demonstrated an application performance speedup of up to 4.6 × on Polybench (1.85 × on average) and 3.1 × on cBench (1.54 × on average) with respect to standard optimization levels. Moreover, the comparison of the proposed technique with (i) random iterative compilation, (ii) machine learning--based iterative compilation, and (iii) noniterative predictive modeling techniques shows, on average, 1.2 × , 1.37 × , and 1.48 × speedup, respectively. Finally, the proposed method demonstrates 4 × and 3 × speedup, respectively, on cBench and Polybench in terms of exploration efficiency given the same quality of the solutions generated by the random iterative compilation model.

ผลลัพธ์ (ไทย) 1:

ความหลากหลายของสถาปัตยกรรมของวันนี้บังคับโปรแกรมเมอร์จะใช้จ่ายอย่างมากของระบบ และปรับแต่งโค้ดในแพลตฟอร์มต่าง ๆ คอมไพเลอร์ตัวเองต้องปรับแต่งเพิ่มเติม ซึ่งมีความซับซ้อนมาก ตามระดับมาตรฐานในการเพิ่มประสิทธิภาพ มักจะออกแบบมาสำหรับกรณีเฉลี่ยและสถาปัตยกรรมเป้าหมายที่เฉพาะเจาะจง มักจะล้มเหลวเพื่อนำผลลัพธ์บทความนี้เสนอ COBAYN: กรอบงาน autotuning คอมไพเลอร์ที่ใช้ทฤษฎีเครือข่าย แนวทางสำหรับใช้เรียนรู้เครื่อง เพื่อเร่งประสิทธิภาพการทำงานของแอพลิเคชัน และ การลดต้นทุนของขั้นตอนการเพิ่มประสิทธิภาพของคอมไพเลอร์คอมไพเลอร์ autotuning วิธี กรอบการนำเสนอเป็นไปตามลักษณะโปรแกรมที่ทำแบบไดนามิก โดยใช้คุณลักษณะสถาปัตยกรรมไมโครอิสระและเครือข่ายแบบเบย์ นอกจากนี้บทความยังแสดงการประเมินที่อิงการใช้การวิเคราะห์แบบคงและวิธีเก็บคุณลักษณะไฮบริ นอกจากนี้ บทความเปรียบเทียบเครือข่ายทฤษฎีเกี่ยวกับรัฐของศิลปะหลายรูปแบบเรียนรู้ของเครื่องการทดลองที่ดำเนินการบนแพลตฟอร์มฝังแขนและคอมไพเลอร์ GCC โดยพิจารณาเกณฑ์มาตรฐานสองห้องใช้งาน 39 แสดงการตั้งค่าคอนฟิกคอมไพเลอร์ เลือกตามรุ่น (ไม่เกิน 7% ของพื้นที่การค้นหา), เร่งประสิทธิภาพการแอพลิเคชันของ× 4.6 ถึงบน Polybench (1.85 ×เฉลี่ย) และ 3.1 ×บน cBench (1.54 ×เฉลี่ย) เกี่ยวกับมาตรฐานปรับระดับ นอกจากนี้ การเปรียบเทียบเทคนิคการนำเสนอด้วยคอมไพล์ซ้ำสุ่ม (i), (ii) การเรียนรู้ - เครื่องคะแนนคอมไพล์ซ้ำ และเทคนิคการสร้างโมเดลทำนาย (iii) noniterative แสดง เฉลี่ย 1.2 ×, 1.37 × และ เร่ง 1.48 × ตามลำดับ ในที่สุด วิธีการนำเสนอสาธิต× 4 และ 3 × speedup ตามลำดับ cBench และ Polybench ในแง่ของประสิทธิภาพสำรวจกำหนดคุณภาพเดียวกันของโซลูชันที่สร้างขึ้น โดยแบบจำลองการคอมไพล์ซ้ำแบบสุ่ม

ผลลัพธ์ (ไทย) 2:

ความหลากหลายของสถาปัตยกรรมในวันนี้กองกำลังของโปรแกรมเมอร์ที่จะใช้จ่ายมากเวลา porting และรหัสการประยุกต์ใช้การปรับแต่งข้ามแพลตฟอร์มที่แตกต่างกัน . คอมไพเลอร์ตัวเองต้องปรับแต่งเพิ่มเติมซึ่งมีความซับซ้อนมากเป็นระดับการเพิ่มประสิทธิภาพมาตรฐานมักจะออกแบบมาสำหรับกรณีเฉลี่ยและสถาปัตยกรรมเป้าหมายที่เฉพาะเจาะจง, มักจะล้มเหลวที่จะนำผลลัพธ์ที่ดีที่สุด

บทความนี้นำเสนอ COBAYN: กรอบคอมไพเลอร์ autotuning ใช้คชกรรมเครือข่าย, วิธีการ สำหรับวิธีการใช้คอมไพเลอร์ autotuning การเรียนรู้เครื่องเพื่อเพิ่มความเร็วในการใช้งานและประสิทธิภาพในการลดค่าใช้จ่ายของขั้นตอนการเพิ่มประสิทธิภาพของคอมไพเลอร์ กรอบที่เสนอจะขึ้นอยู่กับลักษณะการประยุกต์ใช้ทำแบบไดนามิกโดยใช้คุณสมบัติ microarchitecture อิสระและเครือข่ายแบบเบย์ บทความนี้ยังมีการจัดให้มีการประเมินบนพื้นฐานของการใช้การวิเคราะห์แบบคงที่และวิธีการคุณสมบัติคอลเลกชันไฮบริด นอกจากนี้บทความเปรียบเทียบเครือข่ายแบบเบย์ที่เกี่ยวกับรัฐของศิลปะเครื่องรุ่นการเรียนรู้หลาย.

ทดลองบนแพลตฟอร์ม ARM ฝังตัวและ GCC เรียบเรียงโดยพิจารณาทั้งสองสวีทมาตรฐาน 39 การใช้งาน ชุดของการกำหนดค่าคอมไพเลอร์ที่เลือกโดยรุ่น (น้อยกว่า 7% ของพื้นที่การค้นหา) แสดงให้เห็นถึงการเร่งความเร็วประสิทธิภาพของโปรแกรมได้ถึง 4.6 ×บน Polybench (1.85 ×โดยเฉลี่ย) และ 3.1 ×บน cBench (1.54 ×โดยเฉลี่ย) ที่เกี่ยวกับการเพิ่มประสิทธิภาพระดับมาตรฐาน นอกจากนี้การเปรียบเทียบเทคนิคที่นำเสนอด้วย (i) การสุ่มรวบรวมซ้ำ (ii) การเรียนรู้เครื่อง - รวบรวมตามซ้ำและ (iii) noniterative ทำนายการแสดงเทคนิคการสร้างแบบจำลองโดยเฉลี่ย 1.2 × 1.37 ×และ 1.48 × speedup ตามลำดับ สุดท้ายวิธีที่นำเสนอแสดงให้เห็นถึง 4 × 3 ×และเพิ่มความเร็วตามลำดับ cBench และ Polybench ในแง่ของประสิทธิภาพการสำรวจได้รับคุณภาพเดียวกันของการแก้ปัญหาที่เกิดจากการสุ่มรูปแบบการรวบรวมซ้ำแล้วซ้ำอีก

ผลลัพธ์ (ไทย) 3:

ความหลากหลายของสถาปัตยกรรมของวันนี้กองกำลังโปรแกรมเมอร์ที่จะใช้จ่ายการจัดการที่ดีของเวลาและการปรับแต่ง porting รหัสโปรแกรมข้ามแพลตฟอร์มที่แตกต่างกัน คอมไพเลอร์ที่ตัวเองต้องการปรับแต่งเพิ่มเติม ซึ่งมีความซับซ้อนมากเป็นระดับการเพิ่มประสิทธิภาพมาตรฐาน มักถูกออกแบบให้กรณีเฉลี่ย และสถาปัตยกรรมเป้าหมายที่เฉพาะเจาะจงมักจะล้มเหลวที่จะนำผลลัพธ์ที่ดีที่สุดบทความนี้เสนอ cobayn : ผู้แปล autotuning กรอบโดยใช้เครือข่ายเบย์ วิธีการเรียบเรียง วิธีการ autotuning โดยใช้เครื่องการเรียนรู้เพื่อเพิ่มความเร็วและประสิทธิภาพการลดต้นทุนของการเพิ่มประสิทธิภาพของคอมไพเลอร์ระยะ การนำเสนอกรอบจะขึ้นอยู่กับลักษณะการกระทำแบบไดนามิกโดยใช้คุณลักษณะสถาปัตยกรรมไมโครอิสระและเครือข่ายคชกรรม . บทความนี้ยังนำเสนอการประเมินตามแนวทางการวิเคราะห์แบบคงที่และคุณสมบัติคอลเลกชันไฮบริด นอกจากนี้ บทความเปรียบเทียบเครือข่ายคชกรรมด้วยความเคารพหลายรัฐ - of - the - art การเรียนรู้เครื่องรุ่นจากการทดลองโดยใช้แขน GCC คอมไพเลอร์และฝังตัวแพลตฟอร์มโดยพิจารณาจาก 2 มาตรฐานสวีทกับ 39 งาน ชุดของค่าที่ เรียบเรียง โดยเลือกรูปแบบ ( น้อยกว่าร้อยละ 7 ของการค้นหาพื้นที่ ) , แสดงโปรแกรมการแสดง SpeedUp ถึง 4.6 ×บน polybench ( 1.85 ×เฉลี่ย ) และ 3.1 ×บน cbench ( 1.54 ×เฉลี่ย ) เทียบกับระดับการเพิ่มประสิทธิภาพมาตรฐาน นอกจากนี้ การเปรียบเทียบของเทคนิคที่นำเสนอด้วย ( ผม ) สุ่มซ้ำสะสม ( 2 ) เครื่องเรียนซ้ำ รวบรวม ใช้ และ ( 3 ) เทคนิคการสร้างแบบจำลองการทำนาย noniterative แสดงโดยเฉลี่ย 1.2 × 1.37 ×× SpeedUp และ 1.48 ตามลำดับ ในที่สุดวิธีที่เสนอ สาธิต 4 × 3 × SpeedUp ตามลำดับ และใน cbench polybench ในแง่ของประสิทธิภาพการสำรวจได้รับคุณภาพเดียวกันของโซลูชั่นที่สร้างขึ้นโดยการสุ่มแบบซ้ำ