On reset the 16 MHz internal RC osc

On reset the 16 MHz internal RC oscillator is selected as the default CPU clock. The
16 MHz internal RC oscillator is factory-trimmed to offer 1% accuracy over the full
temperature range. The application can then select as system clock either the RC oscillator
or an external 4-26 MHz clock source. This clock can be monitored for failure. If a failure is
detected, the system automatically switches back to the internal RC oscillator and a
software interrupt is generated (if enabled). This clock source is input to a PLL thus allowing
to increase the frequency up to 168 MHz. Similarly, full interrupt management of the PLL
clock entry is available when necessary (for example if an indirectly used external oscillator
fails).
Several prescalers allow the configuration of the three AHB buses, the high-speed APB
(APB2) and the low-speed APB (APB1) domains. The maximum frequency of the three AHB
buses is 168 MHz while the maximum frequency of the high-speed APB domains is 84 MHz.
The maximum allowed frequency of the low-speed APB domain is 42 MHz.
The devices embed a dedicated PLL (PLLI2S) which allows to achieve audio class
performance. In this case, the I2S master clock can generate all standard sampling
frequencies from 8 kHz to 192 kHz.

ผลลัพธ์ (ไทย) 1:

บนรีเซ็ต MHz 16 เลือก oscillator ภายใน RC เป็นนาฬิกาของ CPU เริ่มต้น ที่Oscillator ใน RC 16 MHz ภายในมีโรงงานตัดให้ความแม่นยำ 1% กว่าเต็มช่วงอุณหภูมิ แอพลิเคชันจากนั้นสามารถเลือกเป็นนาฬิการะบบใดที่ oscillator ใน RCหรือแหล่งภายนอกนาฬิกา MHz 4-26 นาฬิกานี้สามารถตรวจสอบได้สำหรับความล้มเหลว ถ้าความล้มเหลวตรวจพบ ระบบอัตโนมัติสลับไป oscillator ใน RC ภายในและสร้างสัญญาณขัดจังหวะของซอฟต์แวร์ (ถ้าใช้) แหล่งนาฬิกานี้ถูกป้อนเข้า PLL เทียบเมื่อต้องการเพิ่มความถี่ถึง 168 MHz ในทำนองเดียวกัน ขัดจังหวะเต็มจัดการของ PLLรายการนาฬิกาจะพร้อมใช้งานเมื่อจำเป็น (ตัวอย่างถ้า oscillator ภายนอกที่ใช้โดยอ้อมเหลว)หลาย prescalers ให้ตั้งค่าคอนฟิกของรถ AHB สาม APB ความเร็วสูง(APB2) และโดเมน APB (APB1) ความเร็วต่ำ ความถี่สูงสุดของ AHB สามรถเป็น 168 MHz ขณะที่ความถี่สูงสุดของโดเมน APB ความเร็วสูง 84 MHzสูงสุดที่อนุญาต 42 MHz เป็นความถี่ของโดเมน APB ความเร็วต่ำอุปกรณ์การฝังการทุ่มเท PLL (PLLI2S) ซึ่งช่วยให้การบรรลุระดับเสียงประสิทธิภาพของ ในกรณีนี้ นาฬิกาหลัก I2S สามารถสร้างสุ่มตัวอย่างมาตรฐานทั้งหมดความถี่จาก 8 kHz ถึง 192 kHz

ผลลัพธ์ (ไทย) 2:

ในการตั้งค่า 16 MHz oscillator RC ภายในถูกเลือกเป็นนาฬิกา CPU เริ่มต้น
16 MHz oscillator RC ภายในเป็นโรงงานตัดที่จะนำเสนอความถูกต้องมากกว่า 1% เต็ม
ช่วงอุณหภูมิ แอพลิเคชันสามารถเลือกเป็นนาฬิการะบบทั้ง oscillator RC
หรือภายนอก 4-26 MHz แหล่งนาฬิกา นาฬิกานี้สามารถตรวจสอบได้สำหรับความล้มเหลว ถ้าล้มเหลวจะถูก
ตรวจพบระบบจะสลับกลับไปที่ oscillator RC ภายในและ
ขัดจังหวะซอฟแวร์จะถูกสร้างขึ้น (ถ้าเปิดใช้งาน) แหล่งที่มาของนาฬิกานี้เป็น input เพื่อ PLL จึงช่วยให้
การเพิ่มความถี่ได้ถึง 168 MHz ในทำนองเดียวกันการจัดการขัดจังหวะเต็มรูปแบบของ PLL
รายการนาฬิกาสามารถใช้ได้เมื่อจำเป็น (ตัวอย่างเช่นหาก oscillator ภายนอกใช้ผ่านทาง
ล้มเหลว).
prescalers หลายช่วยให้การกำหนดค่าของสาม AHB รถเมล์, APB ความเร็วสูง
(APB2) และความเร็วต่ำ APB (APB1) โดเมน ความถี่สูงสุดของทั้งสาม AHB
รถเป็น 168 MHz ในขณะที่ความถี่สูงสุดของโดเมน APB ความเร็วสูงคือ 84 MHz.
ความถี่สูงสุดที่อนุญาตของความเร็วต่ำโดเมน APB 42 MHz.
อุปกรณ์ฝัง PLL เฉพาะ (PLLI2S) ซึ่งจะช่วยให้ประสบความสำเร็จในระดับเสียง
ประสิทธิภาพ ในกรณีนี้นาฬิกาต้นแบบ I2S สามารถสร้างทุกสุ่มตัวอย่างมาตรฐาน
ความถี่ 8 kHz ถึง 192 เฮิร์ทซ์

ผลลัพธ์ (ไทย) 3:

ในเซ็ต 16 MHz ภายใน RC oscillator เลือกเป็น default CPU นาฬิกา
16 MHz ภายใน RC oscillator คือ โรงงานตัดแต่งเพื่อให้ความถูกต้อง 1 % มากกว่าช่วงอุณหภูมิเต็ม

การเลือกเป็นนาฬิการะบบทั้ง RC Oscillator
หรือภายนอก 4-26 MHz นาฬิกาแหล่งสามารถ นาฬิกานี้สามารถถูกตรวจสอบสำหรับความล้มเหลว ถ้าล้มเหลว
ตรวจพบระบบโดยอัตโนมัติสวิทช์กลับไปภายใน RC oscillator และ
ซอฟต์แวร์ขัดจังหวะจะถูกสร้างขึ้น ( ถ้าเปิดใช้งาน ) นาฬิกาที่มาใส่กับ PLL จึงให้
เพิ่มความถี่ได้ถึง 168 MHz ในทํานองเดียวกัน เต็มรบกวนการจัดการของ PLL
นาฬิการายการสามารถใช้ได้เมื่อจำเป็น ( เช่น ถ้าใช้ภายนอกโดยทางอ้อม

ล้มเหลว )หลาย prescalers อนุญาตให้ตั้งค่าของสาม ahb รถโดยสาร
ส่งข้อมูลความเร็วสูง ( apb2 ) และส่งข้อมูลความเร็วสูง ( apb1 ) โดเมน ที่ความถี่สูงสุดของทั้งสาม ahb
รถ 168 MHz ในขณะที่ความถี่สูงสุดของโดเมนที่ให้ความเร็วสูง 84 MHz .
สูงสุดที่อนุญาตให้โดเมนความถี่ของความเร็วสูง 42 MHz .
อุปกรณ์ฝังเฉพาะ PLL ( plli2s ) ซึ่งจะช่วยให้บรรลุประสิทธิภาพชั้น
เสียง ในกรณีนี้ i2s ต้นแบบนาฬิกาสามารถสร้างมาตรฐานทั้งหมด 2
8 kHz ความถี่จาก 192 กิโลเฮิรตซ์