Due to power constraints, clock spe

Due to power constraints, clock speeds have largely stalled and processors are being built with increasing numbers of cores. In short, one has to deal with parallelism within a single node. Unfortunately, parallel data processing techniques that were applied in the past for processing data across nodes do not directly apply for intra node parallelism, since the architecture looks very different. For example, there are many more hardware re-sources such as processor caches and processor memory channels that are shared across cores in a single node.

ผลลัพธ์ (ไทย) 1:

เนื่องจากข้อจำกัดของพลังงาน ความเร็วของนาฬิกาได้หยุดการทำงานเป็นส่วนใหญ่ และโปรเซสเซอร์ถูกสร้างขึ้น ด้วยการเพิ่มจำนวนแกน ในระยะสั้น หนึ่งได้จัดการกับ parallelism ภายในหนึ่งโหน อับ เทคนิคการประมวลผลข้อมูลแบบขนานที่ใช้ในอดีตสำหรับการประมวลผลข้อมูลในโหน ตรงใช้สำหรับภายในโหน parallelism เนื่องจากสถาปัตยกรรมมีลักษณะแตกต่างกันมาก ตัวอย่าง มีจำนวนมากเพิ่มเติมฮาร์ดแวร์ใหม่แหล่งประมวลผลแคชและช่องหน่วยความจำหน่วยประมวลผลที่ใช้ร่วมกันข้ามแกนในหนึ่งโหน

ผลลัพธ์ (ไทย) 2:

เนื่องจากข้อ จำกัด อำนาจความเร็วสัญญาณนาฬิกาได้จนตรอกและการประมวลผลส่วนใหญ่จะถูกสร้างขึ้นด้วยการเพิ่มจำนวนของแกน ในระยะสั้นมีการจัดการกับความเท่าเทียมภายในโหนดเดียว แต่น่าเสียดายที่เทคนิคการประมวลผลข้อมูลแบบขนานที่ถูกนำมาใช้ในอดีตที่ผ่านมาสำหรับการประมวลผลข้อมูลข้ามโหนดไม่ได้โดยตรงใช้สำหรับการขนานโหนดภายในตั้งแต่สถาปัตยกรรมที่มีลักษณะแตกต่างกันมาก ตัวอย่างเช่นมีหลายฮาร์ดแวร์อื่น ๆ อีกแหล่งที่มาเช่นแคชหน่วยประมวลผลหน่วยความจำและช่องทางที่มีหน่วยประมวลผลที่ใช้ร่วมกันในแกนในโหนดเดียว

ผลลัพธ์ (ไทย) 3:

เนื่องจากข้อจำกัดด้านพลัง ความเร็วสัญญาณนาฬิกาไปจนตรอกและประมวลผลจะถูกสร้างขึ้นด้วยการเพิ่มจำนวนของแกน ในระยะสั้น , หนึ่งจะต้องจัดการกับความภายในโหนดเดียว แต่การประมวลผลแบบขนานข้อมูลเทคนิคที่ถูกใช้ในอดีตเพื่อการประมวลผลข้อมูลในโหนดไม่โดยตรงใช้สำหรับภายในโหนดขนาน เพราะสถาปัตยกรรมมีลักษณะแตกต่างกันมากตัวอย่างเช่นมีหลายฮาร์ดแวร์เพิ่มเติมอีกครั้งแหล่งเช่นหน่วยประมวลผลหน่วยความจำหน่วยประมวลผลกลางแคชและช่องทางที่ใช้ร่วมกันข้ามแกนในโหนดเดียว