OverviewThe PA-8000 is the first 64

Overview
The PA-8000 is the first 64-bit PA-RISC processor with out-of-order (OoO) execution capabilities, released in 1996. It has four integer, four floating-point and dual load/store units, a large OoO dispatch window and no on-chip caches. The PA-8000 is the first chip to implement the 64-bit PA-RISC 2.0 architecture with extensions to support 64-bit computing. This includes 64-bit wide integer registers and functional units (ALU, shift/merge) and a flat (virtual) address space of 64-bit. (PA-RISC 2.0 processors support only a physical address space/addressable physical memory of between 40-bit/1 TB and 44-bit/16 TB.) Other extensions in the PA-8000 include fast TLB insert instructions, memory prefetch instructions, support for variable sized pages, branch prediction hinting and new FPMAC (Floating Point Multiply Accumulate) units.

A key feature of the PA-8000 and all later PA-RISC 2.0 processors is the IRB (Instruction Reorder Buffer), which enables the processor to perform its own instruction scheduling in hardware, independent of compiler or other software technologies. The IRB can store up to 28 computation and 28 load/store instructions; it tracks interdepencies between these instructions and allows execution as soon as they are ready. Also tracked are branch prediction outcomes and with re-scheduling the CPU can execute instructions past cache misses. The IRB is the key part in the OoO execution capabilities of the chip.

All later PA-8x00 processors include only slightly modified PA-8000 core(s) as CPU and only extend support and cache logic.

ผลลัพธ์ (ไทย) 2:

ภาพรวม
PA-8000 เป็นครั้งแรกที่ 64 บิตประมวลผล PA-RISC กับออกจากคำสั่งซื้อ (OoO) ความสามารถในการดำเนินการได้รับการปล่อยตัวในปี 1996 มันมีสี่จำนวนเต็มสี่จุดลอยและโหลดคู่ / ร้านค้าหน่วย OoO ขนาดใหญ่ หน้าต่างการจัดส่งและไม่มีการแคชบนชิป PA-8000 เป็นชิปแรกที่จะใช้ 64 บิต PA-RISC 2.0 สถาปัตยกรรมที่มีส่วนขยายเพื่อรองรับการประมวลผลแบบ 64 บิต ซึ่งรวมถึงการลงทะเบียนจำนวนเต็มกว้าง 64 บิตและหน่วยทำงาน (ALU กะ / ผสาน) และแบน (เสมือน) พื้นที่ที่อยู่ 64 บิต (PA-RISC โปรเซสเซอร์ 2.0 สนับสนุนเฉพาะพื้นที่ที่อยู่ทางกายภาพ / หน่วยความจำกายภาพระหว่างแอดเดรส 40 บิต / 1 TB และ 44-bit / 16 TB.) นามสกุลอื่น ๆ ใน PA-8000 รวมถึงได้อย่างรวดเร็ว TLB แทรกคำแนะนำคำแนะนำ prefetch หน่วยความจำ การสนับสนุนสำหรับขนาดหน้าตัวแปรสาขาเค้าทำนายและใหม่ FPMAC (Floating พอยท์สะสมคูณ) หน่วย. คุณลักษณะที่สำคัญของ PA-8000 และต่อมา PA-RISC 2.0 หน่วยประมวลผลเป็นคณะกรรมการ (การเรียนการสอนสั่งซื้อใหม่บัฟเฟอร์) ซึ่งจะช่วยให้การประมวลผลเพื่อ ดำเนินการจัดตารางการเรียนการสอนของตัวเองในฮาร์ดแวร์อิสระของคอมไพเลอร์หรือเทคโนโลยีซอฟต์แวร์อื่น ๆ คณะกรรมการสามารถเก็บได้ถึง 28 และ 28 การคำนวณคำแนะนำในการโหลด / ร้านค้า; จะติดตาม interdepencies ระหว่างคำแนะนำเหล่านี้และช่วยให้การดำเนินการโดยเร็วที่สุดเท่าที่พวกเขามีความพร้อม ทั้งยังมีการติดตามผลการทำนายสาขาและมีการตั้งเวลาใหม่ของ CPU สามารถดำเนินการคำแนะนำแคชที่ผ่านมาคิดถึง คณะกรรมการเป็นส่วนสำคัญในความสามารถในการดำเนินการ OoO ของชิป. ทั้งหมดภายหลัง PA-8x00 ประมวลผลรวมถึงการปรับเปลี่ยนเพียงเล็กน้อย PA-8000 หลัก (s) เป็น CPU และเพียงขยายการสนับสนุนและตรรกะแคช

ผลลัพธ์ (ไทย) 3:

ภาพรวม
pa-8000 เป็นครั้งแรก pa-risc 64 บิตการประมวลผลด้วยคำสั่ง ( OOO ) ความสามารถในการเปิดตัวในปี 1996 มันมีสี่จำนวนเต็มสี่หน่วยจุดลอยและโหลด / ร้านคู่ขนาดใหญ่อูส่งหน้าต่างและไม่มีแคชบน . การ pa-8000 เป็นชิปในครั้งแรกที่จะใช้สถาปัตยกรรม 64 บิต pa-risc 2.0 ที่มีนามสกุลสนับสนุน 64 บิตคอมพิวเตอร์ซึ่งรวมถึง 64 บิตกว้างเต็มทะเบียนหน่วยงาน ( alu กะ / รวม ) และแบน ( เสมือน ) ที่อยู่พื้นที่ 64 บิต ( pa-risc 2.0 หน่วยประมวลผลสนับสนุนเพียงที่อยู่ทางกายภาพพื้นที่ / แอดเดรสหน่วยความจำทางกายภาพระหว่าง TB   40 บิตและบิต / 16 44 / 1   TB ) นามสกุลอื่น ๆใน pa-8000 รวมเร็ว TLB แทรกคำสั่ง คำสั่ง prefetch หน่วยความจำการสนับสนุนสำหรับตัวแปรขนาดหน้าสาขาการคาดการณ์นัยและใหม่ fpmac ( จุดลอยคูณสะสม ) หน่วย

เป็นคุณลักษณะที่สำคัญของ pa-8000 และต่อมา pa-risc 2.0 หน่วยประมวลผลเป็นคณะกรรมการ ( สอนสั่งซื้อบัฟเฟอร์ ) ซึ่งจะช่วยให้การประมวลผลเพื่อแสดงการจัดตารางของตัวเองในฮาร์ดแวร์อิสระของผู้แปลหรือเทคโนโลยีซอฟต์แวร์อื่น ๆคณะกรรมการสามารถเก็บได้ถึง 28 และการคำนวณโหลด 28 / จัดเก็บคำสั่งมันแทร็ค interdepencies ระหว่างคำแนะนำเหล่านี้และช่วยให้ประหารชีวิตทันทีที่พวกเขาพร้อม ยังติดตามเป็นสาขาการคาดการณ์ผล และด้วยเวลาที่ CPU จะสามารถรันคำสั่งผ่านแคชที่ขาดหายไป คณะกรรมการเป็นส่วนสําคัญในอูการความสามารถของชิป .

ทั้งหมดต่อมา pa-8x00 โปรเซสเซอร์รวมเฉพาะการแก้ไขเล็กน้อย pa-8000 หลัก ( s ) เป็น CPU และขยายการสนับสนุนและตรรกะแคช