3.2. Simulation procedureFig. 3 sho

3.2. Simulation procedure
Fig. 3 shows the test setup used to verify the
effectiveness of the proposed testable FRWC. A logic
‘1’ at Vout indicates fault free operation else the
FRWC is faulty. Fault simulation was done by
using the PSPICE program with a model of the 0.5
μm CMOS process [6].
During self test operation, the waveforms and
generation circuits for the required control signals for
the switches S1-6 are illustrated in Fig. 4. In a SOC
environment, it is possible to obtain the necessary
control signals and capture the test response using
only existing resources such as a microprocessor and
scan path respectively.

ผลลัพธ์ (ไทย) 1:

3.2. การจำลองขั้นตอนFig. 3 แสดงการตั้งค่าทดสอบที่ใช้ในการตรวจสอบการประสิทธิภาพของ FRWC testable เสนอ เป็นตรรกะ'1' ที่ Vout บ่งชี้ข้อบกพร่องฟรีดำเนินการอื่นFRWC มีความบกพร่อง ทำการจำลองข้อบกพร่องโดยใช้โปรแกรม PSPICE จำลองที่ 0.5Μm CMOS ประมวลผล [6]ทดสอบดำเนินการ waveforms ในระหว่างตนเอง และการสร้างวงจรสำหรับสัญญาณควบคุมที่จำเป็นสำหรับสวิตช์ S1-6 เป็นภาพประกอบใน Fig. 4 ในแบบ SOCสิ่งแวดล้อม จำเป็นต้องได้รับสิ่งจำเป็นควบคุมสัญญาณ และเก็บโดยใช้ทดสอบการตอบสนองทรัพยากรที่มีอยู่เท่านั้นเช่นหน่วยประมวลผล และการสแกนเส้นทางตามลำดับ

ผลลัพธ์ (ไทย) 2:

3.2
ขั้นตอนการจำลองรูป 3
แสดงการติดตั้งการทดสอบใช้เพื่อตรวจสอบประสิทธิผลของการเสนอทดสอบFRWC ตรรกะ
'1' ที่บ่งบอกถึงความผิด Vout การดำเนินงานฟรีอื่น
FRWC เป็นความผิดพลาด การจำลองความผิดที่ได้กระทำโดยใช้โปรแกรม PSPICE ที่มีรูปแบบของ 0.5 ไมโครเมตรกระบวนการ CMOS [6]. ในระหว่างการดำเนินการทดสอบตัวเอง, รูปคลื่นและวงจรรุ่นสำหรับสัญญาณควบคุมที่จำเป็นสำหรับสวิทช์S1-6 จะแสดงในรูปที่ 4. ใน SOC สภาพแวดล้อมก็เป็นไปได้ที่จะได้รับที่จำเป็นในการควบคุมสัญญาณการตอบสนองและการจับภาพการทดสอบโดยใช้ทรัพยากรที่มีอยู่เท่านั้นเช่นไมโครโปรเซสเซอร์และเส้นทางการสแกนตามลำดับ

ผลลัพธ์ (ไทย) 3:

3.2 . การจำลองกระบวนการ
รูปที่ 3 แสดงการติดตั้งทดสอบใช้เพื่อตรวจสอบประสิทธิภาพของระบบทดสอบได้
frwc . ตรรกะ
' 1 ' ที่ vout บ่งชี้ความผิดฟรีผ่าตัดอีก
frwc ข้อมูลผิดพลาด การจำลองสถานการณ์ผิด ทำได้โดยการใช้โปรแกรม Pspice ด้วย

μแบบจำลองของกระบวนการ CMOS 0.5 M [ 6 ] .
ในระหว่างการดำเนินการทดสอบตนเอง และสามารถสร้างเป็นวงจร

สัญญาณควบคุมสำหรับสวิทช์ s1-6 จะแสดงในรูปที่ 4 ในสภาพแวดล้อมที่ ส
ก็เป็นไปได้ที่จะได้รับสัญญาณควบคุมที่จำเป็นและจับทดสอบการตอบสนองการใช้

แต่ทรัพยากรที่มีอยู่เช่นไมโครโปรเซสเซอร์และ
สแกนเส้นทางตามลำดับ