Although a store-in cache requires

Although a store-in cache requires less storage bandwidth
than that of a store-through cache, a shared storage bus can
become congested in the MP configuration. In order to estimate the bus traffic on the shared storage bus, a simple
queuing model was constructed, as shown in Figure 5. In that
model, the memory requests of a CPU to the main storage is
simulated as a Poisson process with the arrival rate determined by the cache miss ratio. The average number of bus
cycles for each bus access is computed by weighing the bus
cycles of each transaction with its corresponding probability.
A bus transaction can be a bus read miss, bus write miss, and
bus invalidation. It may incur a cache-to-cache transfer or a
storage access. The simulation results are shown in Table 2.
In this simulation, the CPU is assumed to achieve 3

ผลลัพธ์ (ไทย) 1:

แม้ว่าร้านค้าในแคต้องการแบนด์วิดท์น้อยเก็บกว่าที่จัดเก็บผ่านแค รถจัดเก็บที่ใช้ร่วมกันสามารถกลายเป็นแออัดในการกำหนดค่า MP เพื่อประเมินการจราจรรถบนรถจัดเก็บที่ใช้ร่วมกัน เรียบง่ายจัดคิวรุ่นถูกสร้างขึ้น ดังแสดงในรูปที่ 5 ในที่จำลอง การร้องขอหน่วยความจำของ CPU การจัดเก็บข้อมูลหลักเป็นจำลองเป็นกระบวนการปัวอัตรามาตามอัตราส่วนแคชนางสาว จำนวนเฉลี่ยของรถคำนวณรอบสำหรับการเข้าถึงแต่ละรถ โดยน้ำหนักรถรอบของแต่ละธุรกรรมที่มีความสอดคล้องของธุรกรรมรถสามารถอ่านนางสาวรถบัส รถบัสเขียนพลาด และรถ invalidation มันอาจใช้การโอนย้ายแคชแคชหรือเข้าจัดเก็บ ผลการทดลองแสดงในตารางที่ 2ในการจำลองนี้ CPU จะถือว่าประสบความสำเร็จ 3

ผลลัพธ์ (ไทย) 2:

แม้ว่าแคชเก็บในต้องใช้แบนด์วิดธ์จัดเก็บน้อย
กว่าที่เก็บแคชผ่านการจัดเก็บข้อมูลที่ใช้ร่วมกันรถบัสสามารถ
กลายเป็นแออัดในการกำหนดค่า MP เพื่อที่จะประเมินการจราจรรถบนรถบัสการจัดเก็บข้อมูลที่ใช้ร่วมกันที่เรียบง่าย
รูปแบบการเข้าคิวถูกสร้างขึ้นดังแสดงในรูปที่ 5 ในที่
รูปแบบการร้องขอความทรงจำของ CPU ในการจัดเก็บข้อมูลหลักที่มีการ
จำลองเป็นกระบวนการปัวซองที่มีอัตราการเดินทางมาถึง กำหนดโดยอัตราส่วนแคชพลาด ค่าเฉลี่ยของจำนวนรถบัส
รอบสำหรับการเข้าถึงแต่ละบัสคำนวณโดยการชั่งน้ำหนักรถบัส
รอบของการทำธุรกรรมแต่ละคนมีความน่าจะเป็นที่สอดคล้องกัน.
การทำธุรกรรมรถบัสสามารถอ่านพลาดรถบัสรถบัสเขียนพลาดและ
การทำให้รถบัส มันอาจมีค่าแคชไปแคชการถ่ายโอนหรือ
การเข้าถึงที่จัดเก็บ ผลการจำลองจะแสดงในตารางที่ 2
ในการจำลองนี้ CPU จะถือว่าประสบความสำเร็จ 3

ผลลัพธ์ (ไทย) 3:

แม้ว่าจะเก็บในแคชต้อง
แบนด์วิดธ์กระเป๋าน้อยกว่าของร้านผ่านแคชใช้กระเป๋ารถเมล์
กลายเป็นแออัดใน MP การกำหนดค่า เพื่อใช้ในการประมาณปริมาณรถที่ใช้กระเป๋ารถเมล์ ง่าย ๆ
แถวคอย ถูกสร้างขึ้น ดังแสดงในรูปที่ 5 ในแบบที่
, หน่วยความจำให้ CPU กับกระเป๋าหลักคือ
จำลองเป็นกระบวนการปัวซงกับการมาถึงคะแนนกำหนดโดยแคชมิสอัตราส่วน ค่าเฉลี่ยของจำนวนรอบรถบัส
สำหรับรถแต่ละการเข้าถึงถูกคำนวณโดยน้ำหนักรถ
รอบของแต่ละธุรกรรมกับความน่าจะเป็นที่สอดคล้องกันของ .
รถเมล์ธุรกรรมสามารถอ่านพลาดรถบัส , รถบัสเขียนพลาดและ
รถว่าเป็นโมฆะ . มันอาจต้องมีแคชแคชโอนหรือ
กระเป๋าเข้าผลการจำลองการทำงานแสดงในตารางที่ 2 .
ในการจำลองนี้ CPU จะถือว่าบรรลุ 3