Only one pair of FPGA boards enable

Only one pair of FPGA boards enabled efficient evaluations
of various interfaces by switching FMCs. Bandwidth measurements
of three data transmission sections were applied:
from the data generator to the prototype front-end DAQ, as
between FPGA boards; from the prototype front-end DAQ to
the evaluation system, as from FPGA boards to the computing
system; and to the entire evaluation system. Fig.3 shows the
block diagram of the evaluation system. The upper panel
shows Aurora and XAUI with SFP+ and QSFP+, which denote
the measured bandwidth from "Data generator" to Prototype
FE DAQ" which are composed of FPGA boards with FMCs.
The middle panel shows a PCIe data stream as a measurement
from the memory on the FPGA boards to the memory in the
computing system. The lower panel shows the entire DAQ
data stream from the sensor side to the computing platform.
Several data types, including fixed, incremental, and free-form
user data, were used. An error bit check was applied using bitby-
bit comparison.

ผลลัพธ์ (ไทย) 1:

คู่เดียวของบอร์ด FPGA ใช้ประเมินประสิทธิภาพของอินเทอร์เฟซต่าง ๆ โดยสลับการวัดแบนด์ FMCsข้อมูลสาม ส่วนส่งถูกนำไปใช้:จากเครื่องกำเนิดไฟฟ้าข้อมูลการสร้างต้นแบบเวอร์ DAQ เป็นระหว่างบอร์ด FPGA จากต้นแบบ DAQ เวอร์ไประบบประเมินผล จากบอร์ด FPGA เพื่อการใช้งานระบบ และ การประเมินทั้งระบบ Fig.3 แสดงการบล็อกไดอะแกรมของระบบประเมินผล แผงด้านบนแสดงออโรราและ XAUI กับ SFP + และ QSFP + ซึ่งแสดงแบนด์วิดท์ที่วัดจาก "เครื่องกำเนิดไฟฟ้าข้อมูล" เพื่อสร้างFE DAQ"ซึ่งประกอบด้วย FPGA บอร์ดกับ FMCsแผงกลางแสดงข้อมูลกระแส PCIe เป็นการประเมินจากหน่วยความจำบนบอร์ด FPGA หน่วยความจำในการระบบคอมพิวเตอร์ แผงล่างแสดง DAQ ทั้งหมดสตรีมข้อมูลจากด้านเซ็นเซอร์ไปยังแพลตฟอร์มระบบคอมพิวเตอร์ชนิดข้อมูลต่าง ๆ ถาวร เพิ่ม และอิสระข้อมูลผู้ใช้ ใช้ ใช้การตรวจสอบบิตผิดพลาดโดยใช้ bitby-การเปรียบเทียบบิต

ผลลัพธ์ (ไทย) 2:

เพียงหนึ่งคู่ของบอร์ด FPGA เปิดใช้งานการประเมินผลที่มีประสิทธิภาพ
ของการเชื่อมต่อต่างๆโดยการเปลี่ยน FMCs วัดแบนด์วิดธ์
ของสามส่วนการส่งข้อมูลถูกนำไปใช้:
กำเนิดจากข้อมูลที่ DAQ front-end ต้นแบบเช่น
ระหว่างบอร์ด FPGA; จาก DAQ front-end ต้นแบบ
ระบบการประเมินผลที่เป็นจากบอร์ด FPGA ใช้คอมพิวเตอร์
ระบบ และระบบการประเมินผลทั้งหมด รูปที่ 3 แสดงให้เห็น
บล็อกไดอะแกรมของระบบการประเมินผล แผงบน
แสดงให้เห็นออโรร่าและ XAUI กับ SFP + และ QSFP + ซึ่งหมายถึง
แบนด์วิดธ์ที่วัดได้จาก "เครื่องกำเนิดไฟฟ้าข้อมูล" ต้นแบบ
DAQ FE "ซึ่งมีองค์ประกอบของบอร์ด FPGA กับ FMCs.
แผงกลางแสดงให้เห็นถึงกระแสข้อมูล PCIe การวัด
จากหน่วยความจำ บนโต๊ะ FPGA หน่วยความจำใน
ระบบคอมพิวเตอร์. แผงล่างแสดงให้เห็น DAQ ทั้ง
สตรีมข้อมูลจากทางด้านเซ็นเซอร์เพื่อแพลตฟอร์มคอมพิวเตอร์.
หลายชนิดข้อมูลรวมทั้งคงที่เพิ่มขึ้นและแบบฟรีฟอร์ม
ข้อมูลของผู้ใช้ถูกนำมาใช้. การตรวจสอบข้อผิดพลาดเล็กน้อยถูกนำมาใช้โดยใช้ bitby-
เปรียบเทียบบิต

ผลลัพธ์ (ไทย) 3:

เพียงหนึ่งคู่ของบอร์ด FPGA การใช้งานที่มีประสิทธิภาพของอินเตอร์เฟซต่างๆ โดยการประเมิน
เปลี่ยน fmcs . แบนด์วิดธ์วัด
3 การส่งข้อมูลส่วนที่ใช้ :
จากข้อมูลเครื่องกำเนิดไฟฟ้ากับต้นแบบระบบ daq ตามที่
ระหว่างบอร์ดเอฟพีจีเอ ; จากต้นแบบระบบ daq

ระบบประเมินผลเป็นจากบอร์ด FPGA เพื่อระบบคอมพิวเตอร์
; และระบบประเมินผลทั้งหมด ภาพประกอบ3 แสดง
บล็อกไดอะแกรมของระบบการประเมิน
แผงด้านบนแสดงออโรร่าและ xaui กับ SFP และ qsfp ซึ่งหมายถึงวัดแบนด์วิดธ์
จาก " สร้าง " ข้อมูลต้นแบบ
Fe daq " ซึ่งประกอบด้วยบอร์ด FPGA กับ fmcs .
แผงกลางแสดงความโดดเด่น กระแสข้อมูลเป็นวัด
จากหน่วยความจำบนบอร์ด FPGA เพื่อความทรงจำใน
ระบบคอมพิวเตอร์แผงล่างจะแสดงข้อมูลทั้งหมด daq
กระแสจากเซนเซอร์ด้านข้างเพื่อแพลตฟอร์มคอมพิวเตอร์ .
หลายประเภทข้อมูล ได้แก่ การแก้ไข , เพิ่ม , และสระ
ข้อมูลผู้ใช้ใช้ ข้อผิดพลาดบิตตรวจสอบ ทดลองใช้ bitby -
บิตเปรียบเทียบ