In this brief, a low-complexity and

In this brief, a low-complexity and novel technique
is proposed to efficiently implement the address generation circuitry
of the 2-D deinterleaver used in the WiMAX transreceiver
using the Xilinx field-programmable gate array (FPGA). The
floor function associated with the implementation of the steps,
required for the permutation of the incoming bit stream in channel
interleaver/deinterleaver for IEEE 802.16e standard is very difficult
to implement in FPGA. A simple algorithm along with its
mathematical background developed in this brief, eliminates the
requirement of floor function and thereby allows low-complexity
FPGA implementation. The use of an internal multiplier of FPGA
and the sharing of resources for quadrature phase-shift keying,
16-quadrature-amplitude modulation (QAM), and 64-QAM modulations
along with all possible code rates makes our approach to
be novel and highly efficient when compared with conventional
look-up table-based approach. The proposed approach exhibits
significant improvement in the use of FPGA resources. Exhaustive
simulation has been carried out to claim supremacy of our
proposed work.

ผลลัพธ์ (ไทย) 1:

ในสั้น ๆ นี้
เทคนิคต่ำซับซ้อนและนวนิยายจะเสนอให้มีประสิทธิภาพในการใช้ที่อยู่รุ่น
วงจรของ 2-d deinterleaver ใช้ใน wimax transreceiver
ใช้ Xilinx อาร์เรย์ประตูสนามโปรแกรม (FPGA) ฟังก์ชั่นชั้น
ที่เกี่ยวข้องกับการดำเนินการตามขั้นตอน
ที่จำเป็นสำหรับการเปลี่ยนแปลงของกระแสบิตขาเข้าในช่อง
interleaver / deinterleaver สำหรับ IEEE 802.16e มาตรฐานคือ
เรื่องยากมากที่จะใช้ใน FPGA ขั้นตอนวิธีง่ายๆ
พร้อมกับพื้นหลังของคณิตศาสตร์ที่พัฒนาขึ้นในช่วงสั้น ๆ นี้จะช่วยลดความต้องการ
จากฟังก์ชั่นชั้นและจึงช่วยให้ต่ำซับซ้อน-
FPGA การดำเนินงาน การใช้ตัวคูณภายในของ FPGA
และการแบ่งปันทรัพยากรสำหรับการกระตุ้นเฟส-shift การสร้างพื้นที่สี่เหลี่ยมจัตุรัส
16 การสร้างพื้นที่สี่เหลี่ยมจัตุรัสกว้างเอฟเอ็ม (QAM) และการปรับ 64-QAM
พร้อมกับอัตรารหัสที่เป็นไปได้ทำให้วิธีการของเราไป
จะแปลกใหม่และมีประสิทธิภาพสูงเมื่อเทียบกับวิธีการ
มองขึ้นตารางตามเดิม การจัดแสดงนิทรรศการที่เสนอวิธีการ
การปรับปรุงที่สำคัญในการใช้ทรัพยากร FPGA จำลอง
หมดจดได้รับการดำเนินการเรียกร้องมากที่สุดของการทำงานของเรา
ที่นำเสนอ.

ผลลัพธ์ (ไทย) 2:

ในนี้โดยย่อ ความ ซับซ้อนต่ำ และนวนิยายเทคนิค
นำเสนอได้อย่างมีประสิทธิภาพนำวงจรการสร้างที่อยู่
ของ deinterleaver 2 D ที่ใช้ใน WiMAX transreceiver
ใช้อาร์เรย์เกฟิลด์โปรแกรม Xilinx (FPGA) ใน
ชั้นฟังก์ชันที่เกี่ยวข้องกับการใช้ขั้นตอนต่อไป,
จำเป็นสำหรับการเรียงสับเปลี่ยนของกระแสข้อมูลบิตเข้ามาในช่อง
interleaver/deinterleaver สำหรับ IEEE 802.16e มาตรฐานเป็นเรื่องยากมาก
ใช้ใน FPGA อัลกอริทึมแบบง่ายพร้อมของ
กำจัดพื้นหลังทางคณิตศาสตร์ที่พัฒนาขึ้นนี้อย่างย่อ
ความต้องการ ของฟังก์ชันชั้น และทำให้ความซับซ้อนต่ำ
ใช้งาน FPGA ใช้เป็นตัวคูณภายในของ FPGA
และการแบ่งปันทรัพยากรลภาคกะระยะป้อน,
16-ลภาคเอ็ม (QAM), และ modulations 64 QAM
พร้อมกับรหัสทั้งหมดได้ ราคาทำให้วิธีการของเรา
เป็นนวนิยาย และมีประสิทธิภาพสูงเมื่อเทียบกับปกติ
ดูค่าตามตารางวิธีการ การจัดแสดงวิธีนำเสนอ
สำคัญปรับปรุงการใช้ FPGA ทรัพยากร หมดแรง
จำลองการดำเนินการเรียกร้องของเรา
เสนองาน

ผลลัพธ์ (ไทย) 3:

ในบทสรุปนี้เทคนิคต่ำ - ความซับซ้อนและเป็นนวนิยายที่
มีเสนอให้ได้อย่างมี ประสิทธิภาพ การใช้วงจรรุ่นแอดเดรสที่
ของ deinterleaver 2 - D ที่ใช้ใน WiMAX transreceiver
ซึ่งจะช่วยให้การใช้ xilinx ฟิลด์แบบตั้งโปรแกรมได้ประตู Array (การสร้าง FPGA และ PLD ) ฟังก์ชัน
ชั้นที่เกี่ยวข้องกับการนำไปใช้งานได้ของขั้นตอน
ที่จำเป็นสำหรับการเปลี่ยนแปลงของการสตรีม bit เข้ามาในช่อง
deinterleaver interleaver /สำหรับมาตรฐาน IEEE 802.16 e เป็นเรื่องยาก
ซึ่งจะช่วยในการใช้งานในการสร้าง FPGA และ PLD อัลกอริธึมแบบเรียบง่ายพร้อมด้วย
ทางคณิตศาสตร์พื้นหลังที่พัฒนามาในบทสรุปแห่งนี้จะช่วยขจัดปัญหาเรื่องฟังก์ชัน
ความต้องการของชั้นและจะเป็นการสร้าง FPGA และ PLD
ซึ่งจะช่วยทำให้การนำไปใช้งานต่ำ - ความซับซ้อน การใช้ตัวคูณ ภายใน ของการสร้าง FPGA และ PLD
และการใช้งานร่วมกันของทรัพยากรสำหรับขั้นตอนซ้ำซ้อน quadrature - Shift
การโมดูเลชัน 16 - quadrature - แอมพลิจูด( qam )และ 64 - qam modulations
พร้อมด้วยอัตราค่าบริการรหัสทั้งหมดที่เป็นไปได้จะทำให้วิธีการของเราเพื่อไปยัง
ซึ่งจะช่วยเป็นนวนิยายและเป็นที่แนะนำอย่างสูงอย่างมี ประสิทธิภาพ เมื่อเทียบกับวิธีการ
ดู - ขึ้นโต๊ะ - ใช้แบบเดิม. จัดงานนิทรรศการการศึกษาที่เสนอที่
ซึ่งจะช่วยเพิ่มขึ้นอย่างมากในการใช้ทรัพยากรการสร้าง FPGA และ PLD .
การจำลองการแลกมาด้วยความเหนื่อยล้าได้รับการนำออกไปอ้างว่าสูงสุดของงาน
เสนอของเรา.