THE DEVELOPMENT OF THE EXPERIMENTAL

THE DEVELOPMENT OF THE EXPERIMENTAL SET
OF DIGITAL SYSTEM DESIGN USING VHDL WITH
CPLD AND FPGA DEVICES

Pitsini MANO 1) and Kitipong MANO 2)

1) Assistant Professor 2) Associate Professor
Department of Engineering Education, Faculty of Industrial Education
King Mongkut’s Institute of Technology Ladkrabang, Bangkok, Thailand
Email: [e-mail], [e-mail]


ABSTRACT

The purpose of this research was to develop and evaluates the efficiency of experimental set of digital system design using VHDL with CPLD device, and FPGA. The sample used in this study is 20 undergraduate students in department of engineering education (Electronic Engineering), faculty of industrial education, King Mongkut’s institute of technology Ladkrabang. They were selected by the purposive sampling technique. The tools used in this study were an experimental set of digital system design using VHDL with CPLD device and FPGA. It consists of FPGA circuit board, CPLD circuit board, and input output circuit board with 10 experimental lab sheets to determine the efficiency of the experimental set. The result of this research showed that the effectiveness of the experimental set of digital system design using VHDL with CPLD and FPGA device well developed with the efficiency of 84.10/83.70, which is higher than the specified criterion at 80/80.

Keywords: experimental set, digital system design, VHDL, FPGA, CPLD

INTRODUCTION

Electronic products or products which are controlled by electronic for the convenience of people today are mostly digital circuits and systems. Because of the properties of digital systems such as digital processing, displaying, resistance to noise, credibility and processes that facilitate the fabrication of integrated circuits and so on. Make the development of devices and circuit design technology has developed rapidly, especially, technology for digital circuit design.

Nowadays, equipment and tools are developed to meet the needs of designers to meet the needs of users which make the conventional methods designed by drawing the circuit and a construct the circuit using standard device depreciation popularity. Due to the limitations in construct the circuit or a prototype system that needs to be improved continuously and may be copied easily when commercial production. Therefore, design and technology of modern digital systems have developed a programmable device as well as development tools that do not need to draw circuits to describe the behavior, but with language description hardware languages such as VHDL and Verilog languages etc. And the development tool is able to translate the results to describe the data used to manage device software to running on schedule. In addition to this, technology can also choose to create, for example by using a programmable device such as FPGA or CPLD type or using full custom design.
In the past, the teaching of digital circuit design in the department of engineering education, faculty of industrial education at King Mongkut’s institute of technology Ladkrabang was using the digital ICs standard type such as TTL or CMOS in designing the digital circuits in the experimental board. If the circuit is complicated, it will have the opportunity to make a lot of mistakes and in addition to this, it is no incentive to student to design digital circuit because it takes too much time to know the result of the design. Especially when there are errors with the circuit, it is necessary to remove the circuits and need to starts over again.

So that, it is necessary to make the teaching and learning in digital circuit and system design modern and convenient, which is resulted in students interested in design and also improve their creativity in design and in accordance with existing technology that has produced a programmable device to replace the original IC TTL.

The existing production in the integrated circuit called a CPLD (CPLD: Cell Programmable Logic Device) and FPGA (FPGA: Field Programmable Gate Array) which large number of gates available CPLDs typically have the equivalent of thousands to tens of thousands of logic gates, allowing implementation of moderately complicated data processing devices. PALs typically have a few hundred gate equivalents at most, while FPGAs typically range from tens of thousands to several million. The main distinction between FPGA and CPLD device architectures is that FPGAs are internally based on Look-up tables (LUTs) while CPLDs form the logic functions with sea-of-gates (e.g. sum of products) [wiki]. Therefore, the traditional study of digital circuits needs to study, design and develop the digital circuit using VHDL with FPGA CPLD devices, which will result in effective teaching and learning process and help students to develop knowledge, skills and positive attitude towards learning academic digital design more.

RESEARCH OBJECTIVE
1. To develop an experimental set of digital system design using VHDL with CPLD device, and FPGA.
2. To determine the efficiency of an experimental set of digital system design using VHDL with CPLD device, and FPGA.

RESEARCH HYPOTHESIS
The efficiency of the experimental set of digital system design using VHDL with CPLD and FPGA device not lower than the criteria set at 80/80 (E1/E2).

RESEARCH SCOPE
a. Population
The population of this research is the undergraduate student in engineering education (electronic engineering) department, Faculty of Industrial Education, King Mongkut’s Institute of Technology Ladkrabang, who enrolled the digital system design course.
b. Sample group
The sample group use in this research is the undergraduate student in engineering education (electronic engineering) department, Faculty of Industrial Education, King Mongkut’s Institute of Technology Ladkrabang, who enrolled the digital system design course with simple random sampling method (Simple Random Sampling: SRS) by the number of 20.

c. Variables
1. Independent variable is the experimental set of digital system design using VHDL with
CPLD and FPGA device.
2. Dependent variable is the efficiency of the experimental set of digital system design using VHDL with CPLD and FPGA device.

RESEARCH INSTRUMENTS
The Tools used in this study include the experimental set of digital system design using VHDL with CPLD and FPGA device, the experimental laboratory sheets and manual and also the test to measure the effectiveness of the results. These research tools are described in detailed below:
1. The design and construction of experimental set of digital system design using VHDL with CPLD and FPGA device is applied the Wallop's concept framework that used for design the engineering experimental laboratory by:
Step 1: Setting the content and purpose.
Step 2: Design the experimental set.
Step 3: Analysis and selecting the devices.
Step 4: Prototyping the experimental set
Step 5: Testing and verification the experimental set
Step 6: Lab sheet preparation

The experimental set of digital system design using VHDL with CPLD device and FPGA are divided into three parts: CPLD board, FPGA circuit board and the input / output circuit board. Figure 1 shows the CPLD circuit designed and built using the XC9572 devices with input - output, which can be connected to the circuit input / output to test the design. Figure 2 shows the FPGA circuit designed and built using the XC9005 devices with input - output, which can be connected to the circuit input / output to test the design. In the boards input - output will be section of the circuit, i.e., section 7segments, 8 bits dip switches, 4 * 4 matrix keyboards, stepping motor, 40 LED, analog to digital circuits, digital to analog circuit, dc motor, speaker,. 128kb ram 256 kb EPROM, 5,9,12 volts dc supply, for powering the sub circuits, 16 press-release contact type switch, and traffic light module as well as 9 lab sheets. To determine the efficiency of the experimental set, in this study, the five lab sheet has been chosen as consistent with six questions in each lab sheet that related to behavioral objectives and content in practicing. Figure 3 shows the input output circuit, sheets of the experiment, and User's Guide.



Figure 1
CPLD circuit board


Figure 2
FPGA circuit board




Figure 3
the input output circuit board, and User's manual.

After designed and constructed the experimental set, after that take three students to do the experimental using this practicing set to find flaws of the design. By observing the students during training using the experimental set with the design lab sheet and record the defect and flows, including recommendations for improving the design and apply as the research tool.

2. The testing lab sheet to determine the efficiency of the results.

Test lab sheet for determining the effectiveness of experimental set is designed by integrated the knowledge from 5 lab sheet by take the importance circuit such as code and decode circuit register circuit counter circuit and comparator circuit to design and construct two digital systems, the easy investigation system to detect an empty parking space in the parking lot and the basic traffic control system with four multiple-choices of 20 questions that related to behavioral objectives and content of the performance.

RESEARCH RESULT
Determine the efficiency of the experimental set of digital system design using VHDL with CPLD device and FPGA. In this research, the only five lab sheet from nine lab sheet has been use to ensure appropriate time for 20 students from department of engineering education (electronic engineering), Faculty of Industrial Education, King Mongkut’s Institute of Technology Ladkrabang to practice digital system design and obtaining points from six questions at every end of practice, totally 30 questions. The results were analyzed and showed that the efficiency of the experimental set of digital system design using VHDL with CPLD device and FPGA was higher than the criterion set a

ผลลัพธ์ (ไทย) 1:

การพัฒนาชุดทดลอง ใช้ VHDL กับการออกแบบระบบดิจิตอล อุปกรณ์ CPLD และ FPGAPitsini มโน 1) และ Kitipong มโน. 2)1) ผู้ช่วยศาสตราจารย์ 2) รองศาสตราจารย์การศึกษาภาควิชาวิศวกรรม คณะครุศาสตร์อุตสาหกรรมพระจอมเกล้าสถาบันเทคโนโลยีเจ้าคุณทหารลาดกระบัง กรุงเทพฯ ไทยอีเมล์: [e-mail], [e-mail]บทคัดย่อวัตถุประสงค์ของงานวิจัยนี้คือการ พัฒนา และประเมินประสิทธิภาพของชุดทดลองใช้ VHDL กับอุปกรณ์ CPLD, FPGA การออกแบบระบบดิจิตอล ตัวอย่างที่ใช้ในการศึกษานี้เป็น 20 ระดับปริญญาตรีในภาควิชาวิศวกรรมการศึกษา (คณะวิศวกรรมศาสตร์), คณะครุศาสตร์อุตสาหกรรม จอมเกล้าสถาบันเทคโนโลยีเจ้าคุณทหารลาดกระบัง พวกเขาถูกเลือก โดยเทคนิคการสุ่มตัวอย่าง purposive เครื่องมือที่ใช้ในการศึกษานี้ได้มีชุดทดลองใช้ VHDL กับอุปกรณ์ CPLD และ FPGA การออกแบบระบบดิจิตอล จะประกอบด้วยวงจร FPGA, CPLD วงจร และผลผลิตป้อนเข้าวงจร ด้วย 10 แผ่นปฏิบัติการทดลองเพื่อตรวจสอบประสิทธิภาพของชุดทดลอง ผลของการวิจัยนี้ชี้ให้เห็นว่าประสิทธิภาพของชุดการทดลองออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA ที่พัฒนาดี ด้วยประสิทธิภาพของ 84.10/83.70 ซึ่งจะสูงกว่าเกณฑ์ระบุไว้ที่ 80/80คำสำคัญ: ชุดทดลอง ออกแบบระบบดิจิตอล VHDL, FPGA, CPLDแนะนำผลิตภัณฑ์อิเล็กทรอนิกส์หรือผลิตภัณฑ์ซึ่งถูกควบคุม ด้วยอิเล็กทรอนิกส์แห่งคนวันนี้จะส่วนใหญ่ วงจรดิจิตอลและระบบ เนื่องจากคุณสมบัติของระบบดิจิตอลประมวลผลดิจิตอล การแสดง ความต้านทานต่อสัญญาณรบกวน ความน่าเชื่อถือ และกระบวนการที่ช่วยในการผลิตรวมวงจรและ ทำให้การพัฒนาของอุปกรณ์และวงจรการออกแบบเทคโนโลยีได้พัฒนาอย่างรวดเร็ว โดยเฉพาะ เทคโนโลยีสำหรับวงจรดิจิตอลออกแบบ ปัจจุบัน อุปกรณ์และเครื่องมือพัฒนาเพื่อตอบสนองความต้องการของนักออกแบบเพื่อตอบสนองความต้องการของผู้ใช้ซึ่งทำให้วิธีทั่วไปที่ออกแบบ โดยวาดวงจรและการสร้างวงจรที่ใช้อุปกรณ์มาตรฐานเสื่อมความนิยม เนื่องจากข้อจำกัดในสร้างวงจรหรือระบบต้นแบบที่ต้องปรับปรุงอย่างต่อเนื่อง และสามารถคัดลอกได้ง่ายเมื่อผลิตเชิงพาณิชย์ ดังนั้น ออกแบบและเทคโนโลยีระบบดิจิตอลที่ทันสมัยได้พัฒนาอุปกรณ์โปรแกรม และเครื่องมือการพัฒนาที่ไม่จำเป็นต้องวาดวงจรเพื่ออธิบายลักษณะการทำงาน แต่ภาษาอธิบายฮาร์ดแวร์เช่น VHDL และ Verilog ภาษาอื่น ๆ และเครื่องมือพัฒนาจะสามารถแปลผลเพื่ออธิบายข้อมูลที่ใช้ในการจัดการซอฟต์แวร์ของอุปกรณ์ทำงานตามกำหนดการ นอกจากนี้ เทคโนโลยียังสามารถเลือกเพื่อสร้าง ตัวอย่าง โดยใช้อุปกรณ์โปรแกรมเช่น FPGA หรือ CPLD พิมพ์ หรือใช้แบบเต็มรูปแบบกำหนดเอง ในอดีต สอนการออกแบบวงจรดิจิตอลในภาคการศึกษาวิศวกรรมศาสตร์ คณะครุศาสตร์อุตสาหกรรมที่พระจอมเกล้าสถาบันเทคโนโลยีเจ้าคุณทหารลาดกระบังใช้ชนิดมาตรฐานไอซีดิจิตอลเช่น TTL หรือ CMOS ในการออกแบบวงจรดิจิตอลในบอร์ดทดลอง ถ้าวงจรมีความซับซ้อน มันจะมีโอกาสที่จะทำให้จำนวนมากของข้อผิดพลาด และนอกจากนี้ จึงไม่จูงใจให้นักเรียนในการออกแบบวงจรดิจิตอลเนื่องจากใช้เวลามากเกินไปจะทราบผลของการออกแบบ โดยเฉพาะอย่างยิ่งเมื่อมีข้อผิดพลาดกับวงจร ได้ การเอาวงจรต้องการเริ่มต้นมากกว่าอีกนั้น จำเป็นต้องทำการสอนและการเรียนรู้ใน ดิจิตอลวงจรและระบบการออกแบบที่ทันสมัย และสะดวก สบาย ซึ่งจะส่งผลให้นักเรียนสนใจในการออกแบบ และยัง เพิ่มความสร้างสรรค์ ในการออกแบบ และสอดคล้อง กับเทคโนโลยีที่มีอยู่ที่ได้ผลิตอุปกรณ์โปรแกรมแทน IC TTL เดิม การผลิตที่มีอยู่ในวงจรรวมเรียกว่า CPLD (CPLD: อุปกรณ์ตรรกะแบบโปรแกรมได้เซลล์) และ FPGA (FPGA: ฟิลด์โปรแกรมเกเรย์) ที่จำนวนประตู CPLDs ว่างโดยทั่วไปมีเทียบเท่ากับหลักพันถึงหมื่นประตูตรรกะ อนุญาตให้นำอุปกรณ์ประมวลผลข้อมูลที่ซับซ้อนปานกลาง PALs ปกติได้กี่ร้อยประตูเทียบเท่ามากที่สุด ในขณะที่ FPGAs ทั่วตั้งแต่หมื่นถึงหลายล้าน ความแตกต่างหลักระหว่างสถาปัตยกรรมอุปกรณ์ FPGA และ CPLD คือ ว่า FPGAs ภายในขึ้นอยู่กับตารางการค้นหา (LUTs) ในขณะที่ฟังก์ชันตรรกะแบบ CPLDs ทะเลของประตู (เช่นผลรวมของสินค้า) [วิกิพีเดีย] ดังนั้น การศึกษาวงจรดิจิตอลแบบดั้งเดิมต้องการ ศึกษา ออกแบบ และพัฒนาวงจรดิจิตอลด้วย VHDL อุปกรณ์ FPGA CPLD ซึ่งจะทำให้ประสิทธิภาพการสอน และกระบวนการเรียนรู้ และช่วยนักเรียนพัฒนาความรู้ ทักษะ และทัศนคติในเชิงบวกต่อการเรียนรู้วิชาการดิจิตอลออกแบบเพิ่มเติมวัตถุประสงค์การวิจัย1. การพัฒนาชุดการทดลองออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD, FPGA2. เพื่อตรวจสอบประสิทธิภาพของชุดการทดลองออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD, FPGAสมมติฐานการวิจัย ประสิทธิภาพของชุดทดลองออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA ไม่ต่ำกว่าเกณฑ์ที่กำหนดที่ 80/80 (E1/E2)ขอบเขตการวิจัย อ.ประชากรประชากรของการวิจัยนี้คือ นักศึกษาปริญญาตรีวิศวกรรมศาสตร์ (วิศวกรรมอิเล็กทรอนิกส์) กระทรวงศึกษาธิการ คณะอุตสาหกรรมศึกษา จอมเกล้าสถาบันของเทคโนโลยีเจ้าคุณทหารลาดกระบัง ผู้ลงทะเบียนหลักสูตรการออกแบบระบบดิจิตอลเกิดกลุ่มตัวอย่างการใช้กลุ่มตัวอย่างในงานวิจัยนี้คือ นักศึกษาปริญญาตรีวิศวกรรมศาสตร์ (วิศวกรรมอิเล็กทรอนิกส์) กระทรวงศึกษาธิการ คณะอุตสาหกรรมศึกษา จอมเกล้าสถาบันของเทคโนโลยีเจ้าคุณทหารลาดกระบัง ผู้ลงทะเบียนหลักสูตรการออกแบบระบบดิจิตอล ด้วยวิธีการสุ่มตัวอย่างแบบสุ่มอย่างง่าย (การสุ่มตัวอย่างแบบสุ่มอย่างง่าย: SRS) โดยจำนวน 20 c.ตัวแปร1. ตัวแปรอิสระคือการ ออกแบบระบบดิจิตอลโดยใช้ VHDL กับชุดทดลอง อุปกรณ์ CPLD และ FPGA2. ตัวแปรขึ้นอยู่กับประสิทธิภาพของชุดทดลองใช้ VHDL กับอุปกรณ์ CPLD และ FPGA การออกแบบระบบดิจิตอลได้เครื่องมือวิจัยเครื่องมือที่ใช้ในการศึกษานี้มีชุดทดลองใช้ VHDL อุปกรณ์ CPLD และ FPGA แผ่นทดลองปฏิบัติด้วยตนเอง และนอกจากนี้การทดสอบเพื่อวัดประสิทธิภาพของผลการออกแบบระบบดิจิตอล เครื่องมือวิจัยเหล่านี้ไว้ในรายละเอียดด้านล่าง:1.ออกแบบและสร้างชุดทดลองระบบดิจิทัลออกแบบใช้ VHDL กับ CPLD และใช้อุปกรณ์ FPGA ของวัลลภกรอบแนวคิดที่ใช้สำหรับออกแบบห้องปฏิบัติการทดลองวิศวกรรมโดย:ขั้นตอนที่ 1: ตั้งค่าเนื้อหาและวัตถุประสงค์ขั้นตอนที่ 2: ออกแบบชุดทดลองขั้นตอนที่ 3: การวิเคราะห์และเลือกอุปกรณ์ขั้นตอนที่ 4: ต้นแบบชุดทดลองขั้นตอนที่ 5: การทดสอบและตรวจสอบชุดทดลองขั้นตอนที่ 6: การเตรียมแผ่นแล็บชุดทดลองของ VHDL ด้วยอุปกรณ์ CPLD และ FPGA การออกแบบระบบดิจิทัลแบ่งออกเป็นสามส่วน: บอร์ด CPLD, FPGA วงจรบอร์ดและบอร์ดวงจรป้อนเข้า / ออก รูปที่ 1 แสดงวงจร CPLD ออกแบบ และสร้างขึ้นโดยใช้อุปกรณ์ XC9572 ด้วยเข้า - ออก ซึ่งสามารถเชื่อมต่อกับวงจรอินพุต / เอาท์พุตเพื่อทดสอบการออกแบบ รูปที่ 2 แสดงวงจร FPGA การออกแบบ และสร้างขึ้นโดยใช้อุปกรณ์ XC9005 ด้วยเข้า - ออก ซึ่งสามารถเชื่อมต่อกับวงจรอินพุต / เอาท์พุตเพื่อทดสอบการออกแบบ ในกระดานเข้า - ออกจะเป็นส่วนของวงจร เช่น ส่วน 7segments สวิตช์ dip 8 บิต 4 * 4 เมตริกซ์คีย์บอร์ด สเต็ปมอเตอร์ 40 LED แบบแอนะล็อกกับดิจิทัล วงจร ดิจิทัลวงจรแอนะล็อก มอเตอร์ dc ลำโพง 128kb ram 256 kb EPROM, 5,9,12 โวลต์ dc อุปทาน สำหรับเปิดวงจรย่อย ข่าว 16 ชนิดติดต่อ สลับ และโมดูไฟ ตลอดจนปฏิบัติ 9 แผ่น การตรวจสอบประสิทธิภาพของชุดทดลอง ในการศึกษานี้ แผ่นห้าปฏิบัติได้ถูกเลือกเป็นสอดคล้องกับคำถามที่หกในแผ่นงานแต่ละห้องปฏิบัติการที่เกี่ยวข้องกับวัตถุประสงค์ของพฤติกรรมและเนื้อหาในการฝึก รูปที่ 3 แสดงผลผลิตป้อนเข้าวงจร แผ่นทดลอง และคู่มือ รูปที่ 1 วงจร CPLD รูปที่ 2 FPGA วงจร รูปที่ 3 การป้อนวงจรแสดงผล และผู้ใช้ด้วยตนเองหลังจากออกแบบ และสร้างชุดทดลอง หลังจากนั้นนำสามนักเรียนทำการทดลองโดยใช้ชุดฝึกซ้อมหาข้อบกพร่องของการออกแบบ โดยการสังเกตนักเรียนในระหว่างการฝึกอบรมโดยใช้ การทดลองตั้งห้องปฏิบัติการออกแบบแผ่น และบันทึกข้อบกพร่องและการไหล รวมถึงข้อเสนอแนะในการปรับปรุงการออกแบบ และใช้เป็นเครื่องมือวิจัย2.แผ่นทดสอบห้องปฏิบัติการตรวจสอบประสิทธิภาพของผลลัพธ์แผ่นงานห้องปฏิบัติการทดสอบในการกำหนดประสิทธิภาพของชุดทดลองออกแบบ โดยบูรณาการ ความรู้จากห้องปฏิบัติการ 5 แผ่นโดยใช้วงจรสำคัญเช่นรหัส และถอดรหัสวงจรวงจรทะเบียนวงจรนับและวงจร comparator เพื่อออกแบบ และสร้างระบบสองดิจิตอล ระบบตรวจสอบที่ง่ายเพื่อตรวจสอบพื้นที่ว่างของที่จอดรถในจอด และระบบควบคุมจราจรพื้นฐาน มีตัวเลือกหลายสี่ 20 คำถามที่เกี่ยวข้องกับพฤติกรรมวัตถุประสงค์และเนื้อหาของการ ประสิทธิภาพของผลการวิจัย ตรวจสอบประสิทธิภาพของชุดทดลองของ VHDL ด้วยอุปกรณ์ CPLD และ FPGA การออกแบบระบบดิจิตอล ในงานวิจัยนี้ ได้มีการใช้แผ่นเพียงห้าแล็บจากแล็บ 9 แผ่นให้เวลาที่เหมาะสมสำหรับนักเรียน 20 จากแผนกการศึกษาวิศวกรรมศาสตร์ (วิศวกรรมอิเล็กทรอนิกส์) คณะครุศาสตร์อุตสาหกรรม จอมเกล้าสถาบันของเทคโนโลยีเจ้าคุณทหารลาดกระบังเพื่อฝึกหัดการออกแบบระบบดิจิตอลและได้รับคะแนนจาก 6 คำถามที่ทุกแบบฝึกหัด ทั้งหมด 30 คำถาม ผลการวิเคราะห์ และแสดงให้เห็นว่า ประสิทธิภาพของชุดทดลองของ VHDL ด้วยอุปกรณ์ CPLD และ FPGA การออกแบบระบบดิจิทัลสูงกว่าการตั้งเกณฑ์การ

ผลลัพธ์ (ไทย) 2:

การพัฒนาของตลาดหลักทรัพย์ทดลองดิจิตอลระบบการออกแบบการใช้ VHDL กับ CPLD และ FPGA อุปกรณ์Pitsini MANO 1) และ Kitipong MANO 2) 1) ผู้ช่วยศาสตราจารย์ 2) รองศาสตราจารย์ภาควิชาวิศวกรรมการศึกษา, คณะครุศาสตร์อุตสาหกรรมสถาบันพระจอมเกล้าเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, กรุงเทพฯประเทศไทยอีเมล์: [e-mail], [e-mail] บทคัดย่อวัตถุประสงค์ของงานวิจัยนี้คือการพัฒนาและประเมินประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA กลุ่มตัวอย่างที่ใช้ในการศึกษาครั้งนี้คือ 20 นักศึกษาระดับปริญญาตรีในภาควิชาวิศวกรรมการศึกษา (Electronic Engineering), คณะครุศาสตร์อุตสาหกรรม, สถาบันพระจอมเกล้าเจ้าคุณทหารลาดกระบังเทคโนโลยี พวกเขาได้รับการคัดเลือกโดยการสุ่มตัวอย่างแบบเจาะจง เครื่องมือที่ใช้ในการศึกษาครั้งนี้มีชุดทดลองการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA ประกอบด้วยแผงวงจร FPGA, แผงวงจร CPLD และแผงวงจรเอาท์พุทอินพุทที่มี 10 แผ่นในห้องปฏิบัติการทดลองเพื่อตรวจสอบประสิทธิภาพของชุดการทดลอง ผลการวิจัยครั้งนี้แสดงให้เห็นว่าประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับ CPLD และ FPGA อุปกรณ์ที่พัฒนาได้ดีกับประสิทธิภาพของ 84.10 / 83.70 ซึ่งสูงกว่าเกณฑ์ที่กำหนดไว้ที่ 80/80 ได้. คำสำคัญ: ชุดการทดลอง การออกแบบระบบดิจิตอล VHDL, FPGA, CPLD บทนำผลิตภัณฑ์อิเล็กทรอนิกส์หรือผลิตภัณฑ์ที่ได้รับการควบคุมโดยอิเล็กทรอนิกส์เพื่อความสะดวกของผู้คนในวันนี้ส่วนใหญ่จะเป็นวงจรดิจิตอลและระบบ เพราะคุณสมบัติของระบบดิจิตอลเช่นการประมวลผลดิจิตอลการแสดงความต้านทานต่อความน่าเชื่อถือของเสียงและกระบวนการที่อำนวยความสะดวกการผลิตแผงวงจรไฟฟ้าและอื่น ๆ ทำให้การพัฒนาของอุปกรณ์และเทคโนโลยีการออกแบบวงจรที่มีการพัฒนาอย่างรวดเร็วโดยเฉพาะอย่างยิ่งเทคโนโลยีการออกแบบวงจรดิจิตอล. ปัจจุบันอุปกรณ์และเครื่องมือที่พัฒนาขึ้นเพื่อตอบสนองความต้องการของนักออกแบบเพื่อตอบสนองความต้องการของผู้ใช้ที่ทำให้วิธีการแบบเดิมได้รับการออกแบบโดยการวาดวงจร และสร้างวงจรโดยใช้ความนิยมเสื่อมราคาอุปกรณ์มาตรฐาน เนื่องจากข้อ จำกัด ในการสร้างวงจรหรือระบบต้นแบบที่ต้องมีการปรับปรุงอย่างต่อเนื่องและอาจมีการคัดลอกได้ง่ายเมื่อการผลิตเชิงพาณิชย์ ดังนั้นการออกแบบและเทคโนโลยีระบบดิจิตอลที่ทันสมัยมีการพัฒนาอุปกรณ์ที่สามารถตั้งโปรแกรมได้เช่นเดียวกับเครื่องมือในการพัฒนาที่ไม่จำเป็นต้องวาดวงจรเพื่ออธิบายพฤติกรรม แต่ด้วยภาษาฮาร์ดแวร์คำอธิบายภาษาเช่นภาษา VHDL และ Verilog ฯลฯ และเครื่องมือในการพัฒนาเป็น สามารถแปลผลเพื่ออธิบายข้อมูลที่ใช้ในการจัดการซอฟต์แวร์ของอุปกรณ์ที่จะทำงานตามกำหนดเวลา นอกจากนี้เทคโนโลยียังสามารถเลือกที่จะสร้างเช่นโดยการใช้อุปกรณ์โปรแกรมเช่น FPGA หรือประเภท CPLD หรือใช้การออกแบบที่กำหนดเองเต็มรูปแบบ. ในอดีตที่ผ่านมาการเรียนการสอนของการออกแบบวงจรดิจิตอลในแผนกของการศึกษาด้านวิศวกรรมคณะ อุตสาหกรรมการศึกษาที่สถาบันพระจอมเกล้าเจ้าคุณทหารลาดกระบังของเทคโนโลยีคือการใช้ไอซีดิจิตอลประเภทมาตรฐานเช่น TTL หรือ CMOS ในการออกแบบวงจรดิจิตอลในคณะกรรมการการทดลอง ถ้าวงจรที่ซับซ้อนก็จะมีโอกาสที่จะทำให้มากผิดพลาดและนอกจากนี้ก็เป็นแรงจูงใจให้กับนักศึกษาในการออกแบบวงจรดิจิตอลไม่ได้เพราะมันต้องใช้เวลามากเกินไปที่จะรู้ผลของการออกแบบ โดยเฉพาะอย่างยิ่งเมื่อมีข้อผิดพลาดกับวงจรมันเป็นสิ่งจำเป็นที่จะเอาวงจรและต้องเริ่มต้นใหม่อีกครั้ง. เพื่อที่ว่ามันเป็นสิ่งจำเป็นที่จะทำให้การเรียนการสอนและการเรียนรู้ในวงจรดิจิตอลและการออกแบบระบบที่ทันสมัยและสะดวกสบายซึ่งจะส่งผลให้นักเรียน . มีความสนใจในการออกแบบและยังปรับปรุงความคิดสร้างสรรค์ในการออกแบบและสอดคล้องกับเทคโนโลยีที่มีอยู่ที่มีการผลิตอุปกรณ์ที่สามารถตั้งโปรแกรมเพื่อแทนที่เดิม IC TTL การผลิตที่มีอยู่ในวงจรรวมที่เรียกว่า CPLD (ที่ CPLD: เซลล์อุปกรณ์ลอจิกที่ตั้งโปรแกรม) และ FPGA ( FPGA: สนามเรย์เกโปรแกรมได้) ซึ่งจำนวนมากของประตูที่มีอยู่มักจะมี CPLDs เทียบเท่าพันนับหมื่นของประตูตรรกะที่ช่วยให้การดำเนินงานของอุปกรณ์การประมวลผลข้อมูลที่มีความซับซ้อนพอสมควร PALs มักจะมีไม่กี่ร้อยเทียบเท่าประตูมากที่สุดในขณะ FPGAs ปกติตั้งแต่หลายหมื่นหลายล้าน ความแตกต่างที่สำคัญระหว่าง FPGA และสถาปัตยกรรมอุปกรณ์ CPLD คือ FPGAs จะขึ้นอยู่บนโต๊ะภายในดูแล้ว (LUTs) ในขณะที่รูปแบบฟังก์ชั่น CPLDs ตรรกะกับทะเลของประตู (เช่นผลรวมของสินค้า) [wiki] ดังนั้นการศึกษาแบบดั้งเดิมของวงจรดิจิตอลความต้องการที่จะศึกษาออกแบบและพัฒนาวงจรดิจิตอลโดยใช้ VHDL กับอุปกรณ์ FPGA CPLD ซึ่งจะส่งผลให้เกิดการเรียนการสอนที่มีประสิทธิภาพและกระบวนการเรียนรู้และช่วยให้นักเรียนพัฒนาความรู้ทักษะและทัศนคติที่ดีต่อการเรียนรู้การออกแบบระบบดิจิตอลวิชาการ อื่น ๆ อีกมากมาย. วัตถุประสงค์การวิจัย1 การพัฒนาชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA. 2 การตรวจสอบประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA. สมมติฐานการวิจัยประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA ไม่ต่ำกว่าเกณฑ์ที่กำหนดไว้ที่ 80/80 (E1 / E2). วิจัยขอบเขต ประชากรประชากรการวิจัยครั้งนี้เป็นนักศึกษาระดับปริญญาตรีในการศึกษาด้านวิศวกรรม (วิศวกรรมอิเล็กทรอนิกส์) แผนก, คณะครุศาสตร์อุตสาหกรรม, สถาบันพระจอมเกล้าเจ้าคุณทหารลาดกระบังเทคโนโลยีที่ลงทะเบียนเรียนในระบบหลักสูตรการออกแบบดิจิตอล. ข กลุ่มตัวอย่างที่ใช้กลุ่มตัวอย่างในการวิจัยครั้งนี้เป็นนักศึกษาระดับปริญญาตรีในการศึกษาด้านวิศวกรรม (วิศวกรรมอิเล็กทรอนิกส์) แผนก, คณะครุศาสตร์อุตสาหกรรม, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังที่ลงทะเบียนเรียนหลักสูตรการออกแบบระบบดิจิตอลด้วยวิธีการสุ่มอย่างง่าย (ง่ายสุ่ม : SRS) จากจำนวน 20 ค ตัวแปรที่1 ตัวแปรอิสระเป็นชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับCPLD และอุปกรณ์ FPGA. 2 ตัวแปรตามคือประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับ CPLD และอุปกรณ์ FPGA. ใช้ในการวิจัยเครื่องมือที่ใช้ในการศึกษาครั้งนี้ ได้แก่ ชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับ CPLD และอุปกรณ์ FPGA, แผ่นในห้องปฏิบัติการทดลองและ คู่มือและการทดสอบเพื่อวัดประสิทธิภาพของผล เครื่องมือในการวิจัยเหล่านี้จะอธิบายในรายละเอียดด้านล่างนี้: 1 การออกแบบและการก่อสร้างของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA ถูกนำไปใช้กรอบแนวคิดวัลลภที่ใช้สำหรับการออกแบบทางวิศวกรรมในห้องปฏิบัติการทดลองโดย: ขั้นตอนที่ 1:. การตั้งค่าเนื้อหาและวัตถุประสงค์ขั้นตอนที่2: การออกแบบชุดการทดลอง . ขั้นที่ 3:. การวิเคราะห์และการเลือกอุปกรณ์ขั้นตอนที่4: Prototyping ชุดการทดลองขั้นตอนที่5: การทดสอบและการตรวจสอบชุดการทดลองขั้นตอนที่6: การจัดทำแผ่น Lab ชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA แบ่งออกเป็นสาม ส่วนคณะกรรมการ CPLD, แผงวงจร FPGA และอินพุต / แผงวงจรเอาท์พุท รูปที่ 1 แสดงวงจร CPLD ได้รับการออกแบบและสร้างขึ้นโดยใช้อุปกรณ์ XC9572 มีการป้อนข้อมูล - ส่งออกซึ่งสามารถเชื่อมต่อกับวงจรอินพุท / เอาท์พุทเพื่อทดสอบการออกแบบ รูปที่ 2 แสดงวงจร FPGA การออกแบบและสร้างขึ้นโดยใช้อุปกรณ์ XC9005 มีการป้อนข้อมูล - ส่งออกซึ่งสามารถเชื่อมต่อกับวงจรอินพุท / เอาท์พุทเพื่อทดสอบการออกแบบ ในการป้อนข้อมูลบอร์ด - ส่งออกจะเป็นส่วนหนึ่งของวงจรคือ 7segments ส่วน 8 บิตสวิตช์ dip 4 * 4 คีย์บอร์ดเมทริกซ์ก้าวมอเตอร์ 40 LED อะนาล็อกกับวงจรดิจิตอลดิจิตอลเป็นอนาล็อกวงจรมอเตอร์ dc, ลำโพง, . 128KB แกะ EPROM 256 กิโลไบต์, 5,9,12 โวลต์ dc อุปทาน, สำหรับการเปิดวงจรย่อย 16 ติดต่อกดปล่อยสวิทช์ชนิดโมดูลไฟจราจรเช่นเดียวกับห้องปฏิบัติการ 9 แผ่น การตรวจสอบประสิทธิภาพของชุดการทดลองในการศึกษาครั้งนี้แผ่นห้าห้องปฏิบัติการที่ได้รับการเลือกให้เป็นสอดคล้องกับหกคำถามในแต่ละแผ่นในห้องปฏิบัติการที่เกี่ยวข้องกับวัตถุประสงค์ของพฤติกรรมและเนื้อหาในการฝึกซ้อม รูปที่ 3 แสดงวงจรการส่งออกที่นำเข้าแผ่นของการทดลองและคู่มือการใช้งาน. รูปที่ 1 แผงวงจร CPLD รูปที่ 2 แผงวงจร FPGA รูปที่ 3 วงจรการส่งออกการป้อนข้อมูลของคณะกรรมการและคู่มือการใช้งาน. ออกแบบหลังจากและสร้างชุดการทดลองหลังจากที่ใช้เวลา สามนักเรียนที่จะทำทดลองใช้ฝึกการตั้งค่านี้เพื่อหาข้อบกพร่องของการออกแบบ โดยการสังเกตนักเรียนในระหว่างการฝึกใช้ชุดการทดลองในห้องปฏิบัติการด้วยแผ่นออกแบบและบันทึกข้อบกพร่องและกระแสรวมถึงคำแนะนำในการปรับปรุงการออกแบบและใช้เป็นเครื่องมือในการวิจัย. 2 แผ่นห้องปฏิบัติการทดสอบเพื่อตรวจสอบประสิทธิภาพของผล. แผ่นทดสอบในห้องปฏิบัติการสำหรับการกำหนดประสิทธิภาพของชุดการทดลองได้รับการออกแบบโดยความรู้แบบบูรณาการจากแผ่น 5 ห้องปฏิบัติการโดยใช้วงจรสำคัญเช่นรหัสและถอดรหัสวงจรวงจรทะเบียนวงจรเคาน์เตอร์และวงจรเปรียบเทียบ ในการออกแบบและสร้างสองระบบดิจิตอลระบบการตรวจสอบที่ง่ายในการตรวจสอบพื้นที่ที่จอดรถว่างในลานจอดรถและระบบควบคุมการจราจรขั้นพื้นฐานที่มีสี่ตัวเลือกหลาย 20 คำถามที่เกี่ยวข้องกับวัตถุประสงค์ของพฤติกรรมและเนื้อหาของการปฏิบัติงาน. ผลการวิจัยกำหนดประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA ในงานวิจัยนี้เพียงแผ่นห้าห้องปฏิบัติการจากแผ่นห้องปฏิบัติการเก้าได้รับการใช้งานเพื่อให้แน่ใจว่าเวลาที่เหมาะสมสำหรับนักเรียน 20 คนจากหน่วยงานการศึกษาด้านวิศวกรรม (วิศวกรรมอิเล็กทรอนิกส์), คณะครุศาสตร์อุตสาหกรรม, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังในการฝึกการออกแบบระบบดิจิตอลและ ได้รับคะแนนจากหกคำถามในตอนท้ายของการปฏิบัติทุกคำถามทั้งหมด 30 ผลที่ได้มาวิเคราะห์และแสดงให้เห็นว่าประสิทธิภาพของชุดการทดลองของการออกแบบระบบดิจิตอลโดยใช้ VHDL กับอุปกรณ์ CPLD และ FPGA สูงกว่าเกณฑ์กำหนด

ผลลัพธ์ (ไทย) 3:

การพัฒนา
ชุดทดลองการออกแบบระบบดิจิตอลโดยใช้ภาษาด้วย
cpld และ FPGA อุปกรณ์

pitsini มโน 1 ) และ 2 ) กิติมาโนะ

1 ) ผู้ช่วยศาสตราจารย์ ภาควิชาศาสตราจารย์
2 ) เชื่อมโยงการศึกษาด้านวิศวกรรมศาสตร์ คณะสถาบันการศึกษา
อุตสาหกรรมพระจอมเกล้าเจ้าคุณทหารลาดกระบัง , เทคโนโลยีกรุงเทพ , ประเทศไทย
อีเมล์ : [e-mail] kmkitipo ลาดกระบัง , @ .




โดยนามธรรมการวิจัยครั้งนี้มีวัตถุประสงค์เพื่อพัฒนาและประเมินประสิทธิภาพของชุดทดลองดิจิตอล โดยใช้ภาษา VHDL กับการออกแบบระบบและอุปกรณ์ cpld FPGA กลุ่มตัวอย่างที่ใช้ในการศึกษานี้คือ 20 นักศึกษา ภาควิชาการศึกษา วิศวกรรมศาสตรบัณฑิต ( วิศวกรรมอิเล็กทรอนิกส์ ) คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง .ซึ่งได้มาโดยการสุ่มตัวอย่างแบบเจาะจง ( purposive sampling ) เทคนิค เครื่องมือที่ใช้ในการศึกษาครั้งนี้ เป็นชุดทดลองการออกแบบระบบดิจิตอลโดยใช้ภาษา VHDL กับอุปกรณ์ cpld และ FPGA ประกอบด้วยแผงวงจร FPGA , แผงวงจร cpld และแผงวงจรออกใส่กับ 10 แผ่นแล็บทดลองเพื่อหาประสิทธิภาพของชุดทดลองผลของการวิจัยพบว่า ประสิทธิภาพของชุดทดลองการออกแบบระบบดิจิตอลโดยใช้ภาษา VHDL กับ cpld และ FPGA ดีพัฒนาอุปกรณ์ที่มีประสิทธิภาพ 84.10/83.70 ซึ่งสูงกว่าเกณฑ์ที่กำหนด 80 / 80 .

คำสำคัญ : ชุดทดลองการออกแบบระบบดิจิตอล VHDL , FPGA cpld

แนะนำ
ผลิตภัณฑ์อิเล็กทรอนิกส์และผลิตภัณฑ์ที่ควบคุมด้วยอิเล็กทรอนิกส์เพื่อความสะดวกของผู้คนในวันนี้ส่วนใหญ่จะเป็นวงจรดิจิตอลและระบบ เนื่องจากคุณสมบัติของระบบดิจิตอลเช่นการประมวลผลดิจิตอล , การแสดง , ต้านทานเสียง , ความน่าเชื่อถือและกระบวนการที่เอื้อต่อการผลิตวงจรรวมและทำให้การพัฒนาอุปกรณ์และวงจรการออกแบบ เทคโนโลยีได้พัฒนาอย่างรวดเร็ว โดยเฉพาะเทคโนโลยีการออกแบบวงจรดิจิตอล

ทุกวันนี้ อุปกรณ์และเครื่องมือที่พัฒนาขึ้นเพื่อตอบสนองความต้องการของนักออกแบบเพื่อตอบสนองความต้องการของผู้ใช้ ซึ่งทำให้วิธีปกติที่ออกแบบโดยเขียนแบบวงจรไฟฟ้าและวงจรการสร้างมาตรฐานอุปกรณ์เสื่อมความนิยมเนื่องจากข้อ จำกัด ในการสร้างวงจรหรือระบบต้นแบบที่ต้องมีการปรับปรุงอย่างต่อเนื่องและอาจจะลอกได้ง่ายเมื่อการผลิตในเชิงพาณิชย์ . ดังนั้น การออกแบบเทคโนโลยีระบบดิจิตอลที่ทันสมัย มีการพัฒนาอุปกรณ์โปรแกรม รวมทั้งการพัฒนาเครื่องมือที่ไม่ต้องวาดวงจรเพื่ออธิบายพฤติกรรมแต่กับภาษาภาษาอธิบายฮาร์ดแวร์เช่น VHDL และ Verilog เป็นต้น และภาษาเป็นเครื่องมือในการพัฒนาสามารถแปลผลเพื่ออธิบายข้อมูลที่ใช้ในการจัดการอุปกรณ์ซอฟต์แวร์ให้ทำงานบนตาราง นอกจากนี้ เทคโนโลยียังสามารถเลือกที่จะสร้าง ตัวอย่างเช่น การใช้อุปกรณ์ โปรแกรม เช่น อุตสาหกรรมหรือประเภท cpld ออกแบบเองหรือใช้แบบเต็ม
ในอดีตการสอนการออกแบบวงจรดิจิตอลในภาควิชาครุศาสตร์วิศวกรรม คณะครุศาสตร์อุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ได้ใช้ไอซีดิจิตอลมาตรฐานชนิด เช่น TTL หรือ CMOS ในการออกแบบวงจรดิจิตอลในบอร์ดทดลอง ถ้าวงจรมีความซับซ้อนมันจะมีโอกาสที่จะทำให้จำนวนมากของข้อผิดพลาด และนอกจากนี้ มันไม่จูงใจให้นักเรียนออกแบบวงจรดิจิตอล เพราะมันต้องใช้เวลามากที่จะทราบผลของการออกแบบ โดยเฉพาะอย่างยิ่งเมื่อมีข้อผิดพลาดกับวงจร จะต้องเอาวงจร และต้องเริ่มต้นใหม่อีกครั้ง

ดังนั้นมันเป็นสิ่งจำเป็นเพื่อให้การเรียนการสอนและการเรียนรู้ในระบบวงจรดิจิตอลและการออกแบบที่ทันสมัย และสะดวก ซึ่งจะส่งผลให้นักเรียนที่สนใจในการออกแบบและพัฒนาความคิดสร้างสรรค์ในการออกแบบและให้สอดคล้องกับเทคโนโลยีที่มีอยู่นั้นได้ผลิตอุปกรณ์ IC TTL ( แทนที่เดิม

การผลิตที่มีอยู่ในวงจรรวมที่เรียกว่า cpld ( cpld :