The PA-8000 executes at a peak rate

The PA-8000 executes at a peak rate of four instructions
per cycle, enabled by a large complement of computational
units, shown at the left side of Figure 1. For integer operation,
it includes two 64-bit integer ALUs and two 64-bit
shift/merge units. All integer functional units have a singlecycle
latency. For floating-point applications, the chip
includes dual floating-point multiply-and-accumulate (FMAC)
units and dual divide/square root units. We optimized the
FMAC units for performing the common operation A times
B plus C. By fusing an add to a multiply, each FMAC can
execute two floating-point operations in just three cycles. In
addition to providing low latency for floating-point operations,
the FMAC units are fully pipelined so that the PA-8000’s
peak throughput is four floating-point operations per cycle.
The two divide/square root units are not pipelined, but other
floating-point operations can execute on the FMAC units
while the divide/square root units are busy. A singleprecision
divide or square root operation requires 17 cycles;
a double-precision operation requires 31 cycles.
Such a large array of computational units would be pointless
if they could not obtain enough data to operate on. To
that end, the PA-8000 incorporates two complete load/store
pipes, including two address adders, a 96-entry dual-ported
TLB, and a dual-ported cache. The right side of Figure 1
shows the dual load/store units and the memory system
interface. The symmetry of dual functional units throughout
the processor allows a number of simplifications in data
paths, control logic, and signal routing. In effect, this duality
provides separate even and odd machines.

ผลลัพธ์ (ไทย) 1:

PA-8000 ดำเนินที่อัตราสูงสุดของขั้นตอนที่ 4ต่อวงจร การใช้งานเป็นส่วนเติมเต็มของคอมพิวเตอร์ขนาดใหญ่หน่วย แสดงที่ด้านซ้ายของรูปที่ 1 สำหรับการดำเนินการของจำนวนเต็มรวมสอง ALUs จำนวนเต็ม 64 บิตและ 64-บิตที่สองกะ/เวียนหน่วย หน่วยงานต่าง ๆ ของจำนวนเต็มทั้งหมดได้ singlecycleแฝง สำหรับการใช้งานจุดทศนิยม การชิพมีสองจุดทศนิยมคูณ และสะสม (FMAC)หน่วยและดูตารางแบ่งรากหน่วย เราปรับตัวFMAC หน่วยการเวลาดำเนินงาน A ทั่วไปB และ c โดยการเพิ่มลง multiply, FMAC แต่ละสามารถดำเนินการดำเนินการข้อมูลเลขทศนิยมสองในเพียง 3 รอบ ในนอกจากนี้ให้ latency ต่ำสำหรับการดำเนินการข้อมูลเลขทศนิยมหน่วย FMAC จะ pipelined อย่างเต็มที่ PA-8000 ของอัตราความเร็วสูงสุดเป็นการดำเนินการข้อมูลเลขทศนิยมสี่ต่อวงจรหน่วยรากแบ่งตารางสองไม่ pipelined แต่อื่น ๆการดำเนินการข้อมูลเลขทศนิยมสามารถดำเนินการในหน่วย FMACในขณะที่หน่วยรากแบ่งตารางว่าง Singleprecision การดำเนินการแบ่งหรือรากที่ต้องการรอบ 17การดำเนินการความต้องการรอบ 31ดังกล่าวมากมายหน่วยคำนวณจะเป็นอวกาศถ้าพวกเขาไม่สามารถได้รับข้อมูลเพียงพอในการทำงานบน ถึงที่สุด PA 8000 ประกอบด้วยสองสมบูรณ์โหลด/ร้านท่อ รวมทั้งสองที่อยู่ adders, 96-รายการที่ส่งแบบTLB และแคส่งคู่ ด้านขวาของรูปที่ 1แสดงหน่วยเก็บคู่โหลดและระบบหน่วยความจำอินเตอร์เฟซ สมมาตรของสองหน่วยงานต่าง ๆ ตลอดหน่วยประมวลผลจำนวนลในเรื่องง่ายช่วยให้ข้อมูลเส้นทาง ควบคุมตรรกะ และสายสัญญาณ ในผล ทวิภาวะนี้เครื่องคู่ และคี่แยกทาง

ผลลัพธ์ (ไทย) 2:

PA-8000 ดำเนินการในอัตราที่สูงสุดของสี่คำแนะนำ
ต่อวงจรเปิดใช้งานโดยสมบูรณ์มากของการคำนวณ
หน่วยแสดงที่ด้านซ้ายของรูปที่ 1 สำหรับการดำเนินจำนวนเต็ม
มันมีสองจำนวนเต็ม 64 บิต Alus และสอง 64 บิต
กะ / รวมหน่วย จำนวนเต็มหน่วยทำงานทั้งหมดมี singlecycle
แฝง สำหรับการใช้งานจุดลอย, ชิป
รวมถึงคู่จุดลอยตัวคูณและสะสม (FMAC)
หน่วยและแบ่งคู่ / ตารางหน่วยราก เราเพิ่มประสิทธิภาพ
หน่วย FMAC สำหรับการดำเนินการทำงานร่วมกันครั้ง
บีซีบวกโดยการหลอมรวมเพิ่มคูณ, FMAC แต่ละคนสามารถ
ดำเนินการการดำเนินงานทั้งสองจุดที่ลอยอยู่ในเวลาเพียงสามรอบ ใน
นอกเหนือจากการให้ latency ต่ำสำหรับการดำเนินงานจุดลอย,
หน่วย FMAC อย่างเต็มที่เพื่อให้ไปป์ไลน์ PA-8000 ของ
ผ่านจุดสูงสุดคือการดำเนินงานสี่จุดลอยต่อวงจร.
หารสอง / หน่วยรากที่สองไม่ได้ pipelined แต่อื่น ๆ
floating- การดำเนินงานจุดสามารถดำเนินการในหน่วย FMAC
ขณะที่แบ่ง / หน่วยรากที่สองไม่ว่าง singleprecision
หารหรือการดำเนินการต้องมีรากที่สองรอบ 17;
การดำเนินงานที่แม่นยำสองต้อง 31 รอบ.
ดังกล่าว array ขนาดใหญ่ของหน่วยงานการคำนวณจะไม่มีจุดหมาย
ถ้าพวกเขาไม่สามารถได้รับข้อมูลมากพอที่จะดำเนินการเกี่ยวกับ จะ
สิ้นสุดที่ PA-8000 รวมสองโหลดสมบูรณ์ / ร้าน
ท่อรวมทั้งสองงูที่อยู่ 96 รายการแบบ dual-รังเพลิง
TLB และแคชแบบ dual-รังเพลิง ด้านขวาของรูปที่ 1
แสดงให้เห็นถึงภาระคู่ / หน่วยจัดเก็บและหน่วยความจำระบบ
อินเตอร์เฟซ สมมาตรของหน่วยการทำงานคู่ตลอดทั้ง
หน่วยประมวลผลจะช่วยให้จำนวน simplifications ในข้อมูล
เส้นทางตรรกะควบคุมและสัญญาณการกำหนดเส้นทาง ผลคู่นี้
มีเครื่องแม้แต่และแปลกแยก

ผลลัพธ์ (ไทย) 3:

การ pa-8000 รันที่อัตราสูงสุด 4 คำแนะนำ
ต่อวงจรการใช้งานโดยกว่าขนาดใหญ่ของหน่วยคอมพิวเตอร์
, แสดงอยู่ด้านซ้ายของรูปที่ 1 สำหรับการดำเนินการจำนวนเต็ม
ก็มีหน่วยที่ 2 64 บิตจำนวนเต็มสอง 64 บิต
กะ / ผสาน ทุกจำนวนเต็มหน่วยงานมีศักยภาพ singlecycle

สำหรับการประยุกต์ใช้จุดลอยตัว , ชิป
รวมถึงสองลอย - ชี้คูณและสะสม ( fmac )
หน่วยและคู่แบ่ง / ตารางหน่วยราก เราเหมาะ
fmac หน่วยผ่าตัดทั่วไปการดำเนินงานครั้ง :
b บวกโดยรวมเพิ่มเป็นทวีคูณ แต่ละ fmac สามารถรันสองลอย - ชี้การดำเนินการใน
แค่สามรอบ ใน
นอกจากให้ศักยภาพต่ำสำหรับการดำเนินงานจุด -
,การ fmac หน่วย pipelined อย่างเต็มที่เพื่อให้มัน
pa-8000 สูงสุด 4 จุด - สามารถดำเนินการต่อรอบสองแบ่ง
/ ตร. หน่วยรากจะไม่ pipelined , แต่การดำเนินงานของจุด - ลอยอื่น ๆสามารถดำเนินการในหน่วย fmac

ส่วนแบ่ง / กรณฑ์หน่วยกำลังยุ่ง แบ่งการดำเนินงานเป็น singleprecision
หรือรากที่สองต้อง 17 รอบ ;
เป็นสองเท่าการดำเนินงานต้อง 31 รอบ
เช่น array ขนาดใหญ่ของหน่วยคอมพิวเตอร์จะไม่มีจุดหมาย
ถ้าพวกเขาไม่ได้รับข้อมูลที่เพียงพอเพื่อใช้งานบน

สิ้นสุดที่ pa-8000 ประกอบด้วยสองสมบูรณ์โหลด / ร้าน
ท่อ รวมทั้งสองที่อยู่เพิ่มเติม , 96 รายการ dual ported
Tl และ dual ported แคช ด้านขวาของรูปที่ 1
แสดงโหลด / ร้านสองหน่วยและระบบหน่วยความจำ
อินเตอร์เฟซ ความสมมาตรของหน่วยหน้าที่สองตลอด
โปรเซสเซอร์ช่วยให้จำนวนของ Simplifications ในเส้นทางข้อมูล
ตรรกะการควบคุมและสัญญาณการ ผล นี้ให้แยกคู่
และเครื่องแปลกๆ