Growth of silicon nanowiresIntrinsi

Growth of silicon nanowires
Intrinsic Si nanowires were synthesized by catalytic vapor
liquidsolid chemical vapor deposition [36] for which a 2 nm
thick gold layer was deposited as catalyst on thermally oxidized Si
wafers. Hydrogen diluted silane gas (H2/SiH4: 170/30 sccm) in a
total pressure of 15 mbar was admitted as the precursor molecule
at 400 C. The diameter and length of asgrown nanowires were
~10e60 nm and ~5 mm, respectively. Dispersions of Si nanowires in
2propanol solution were prepared by sonication for subsequent
randomoriented nanowire deposition.
2.2. Fabrication of dual layer nanowirepolythiophene transistors
A series of bottomgate bottomcontact FETs were fabricated
with channel length (L) of 20 mm and width (W) of 500 mm. The
channel layer consisted of a randomoriented network of Si nano
wires by dropcasting, covered with a solutionprocessable poly
thiophene semiconductor as the host matrix. Source and drain
contact patterns (Cr/Au: 5/50 nm thick) were de ned by photoli
thography, thermal evaporation and liftoff onto heavily doped n
type Si substrates with thermally grown SiO2 (200 nm thick) as
dielectric layers. A network of dispersed Si nanowires was drop
casted by a volumecontrolled single channel pipette. Repeating
the nanowire deposition process (at about 10 min intervals to allow
for solvent drying) can control the density of nanowire loading on
device substrates from N ¼ 0 to 0.4 (average number of nanowires
per 10  10 mm2). Substrates with nanowires were baked at 60 C
overnight and cleaned by oxygen plasma to remove residual sol
vent/contaminates completely.
After diluted HF dipping (HF/H2O: 1/40, 50 s) of native oxide
shell on Si nanowires, the surface of SiO2 and loaded nanowires
were treated with hydrophobic selfassembled monolayers (SAMs)
of noctadecyltrichlorosilane (ODTS, 90%, Aldrich) to enhance
polymer chain stacking. A conjugated semiconductor solution of

ผลลัพธ์ (ไทย) 1:

เจริญเติบโตของ nanowires ซิลิคอนIntrinsic ศรี nanowires ถูกสังเคราะห์ โดยตัวเร่งปฏิกิริยา vaporliquidsolid เคมีไอสะสม [36] ซึ่ง nm 2ฝากเป็นเศษจากความร้อนที่ออกซิไดซ์ศรีทองหนาเวเฟอร์ ไฮโดรเจนเจือจางก๊าซไซเลน (H2/SiH4: sccm 170/30) ในการความดันรวมของ 15 mbar รับเข้าเป็นโมเลกุลสารตั้งต้นที่ 400 C เส้นผ่านศูนย์กลางและความยาวของ asgrown nanowires~ 10e60 ~ 5 มม. และ nm ตามลำดับ Nanowires Dispersions ศรีในแก้ปัญหา 2propanol วจัด โดย sonication สำหรับตามมาrandomoriented nanowire สะสม2.2. ผลิตของทรานซิสเตอร์ nanowirepolythiophene ชั้นสองชุดของ bottomcontact bottomgate FETs ถูกประดิษฐ์มีช่องความยาว (L) กว้าง (W) ของ 500 มม.และ 20 มม.ช่องชั้นที่ประกอบด้วยเครือข่าย randomoriented ศรี nanoสาย โดย dropcasting ปกคลุม ด้วย poly เป็น solutionprocessableสารกึ่งตัวนำ thiophene เป็นเมทริกซ์โฮสต์ แหล่งที่มาและท่อระบายน้ำติดต่อรูปแบบ (Cr/Au: หนา 5/50 nm) ถูกเด ned โดย photolithography ความร้อนระเหย และ liftoff บน n เจือมากพิมพ์ศรีพื้นผิว มีความร้อนปลูก SiO2 (200 นาโนเมตรหนา) เป็นชั้นฉนวน Drop คือเครือข่ายของ nanowires กระจายศรีหล่อ โดยปิเปต volumecontrolled ช่องเดียว การทำซ้ำกระบวนการสะสม nanowire (ที่ประมาณ 10 นาทีช่วงเพื่อช่วยให้สำหรับตัวทำละลายแห้ง) สามารถควบคุมความหนาแน่นของ nanowire โหลดบนพื้นผิวอุปกรณ์จาก N ¼ 0 ไป 0.4 (เฉลี่ยจำนวน nanowiresต่อ 10  10 mm2) พื้นผิว มี nanowires ถูกอบที่ 60 Cข้ามคืน และทำความสะอาด ด้วยออกซิเจนพลาสมาเพื่อเอาส่วนที่เหลือ solระบาย/ปนเปื้อนอย่างสมบูรณ์หลังจากจุ่ม HF เจือจาง (HF/H2O: 1/40, 50 s) ออกไซด์ดั้งเดิมเปลือกบนพื้นผิวของ SiO2 และโหลด nanowires, nanowires ศรีได้รับการรักษา ด้วย monolayers selfassembled ฝ่ามือ(ภาพยนตร์ท)ของ noctadecyltrichlorosilane (ODTS, 90%, Aldrich) เพื่อเพิ่มโซ่พอลิเมอร์ที่ซ้อน ละลายสารกึ่งตัวนำรวม

ผลลัพธ์ (ไทย) 2:

การเจริญเติบโตของเส้นลวดนาโนซิลิกอน
ที่แท้จริงศรี nanowires ถูกสังเคราะห์โดยตัวเร่งปฏิกิริยาvapor
liquidsolidไอสารเคมีการสะสม [36] ที่มีการnm 2
ชั้นทองหนาถูกวางเป็นตัวเร่งปฏิกิริยาในการออกซิไดซ์ความร้อนศรี
เวเฟอร์ ไฮโดรเจนเจือจางก๊าซไซเลน (H2 / SiH4: 170/30 SCCM) ใน
ความดันรวม 15 เอ็มบาร์ได้เข้าเป็นโมเลกุลสารตั้งต้น
ที่ 400 C เส้นผ่าศูนย์กลางและความยาวของเส้นลวดนาโนasgrownเป็น
~ นาโนเมตรและ 10e60 ~ 5 มิลลิเมตรตามลำดับ กระจายของ nanowires ศรีใน
การแก้ปัญหา2propanolถูกจัดทำขึ้นโดย sonication ตามมา
ทับถมเส้นลวดนาโนrandomoriented.
2.2 การผลิตของnanowirepolythiopheneชั้นสองทรานซิสเตอร์
ชุดของbottomgate FETs bottomcontactมากถูกประดิษฐ์
ที่มีความยาวช่อง (L) 20 มิลลิเมตรและความกว้าง (W) 500 มม
ชั้นประกอบด้วยช่องทางของเครือข่ายrandomorientedศรีnano
สายโดยdropcastingปกคลุมด้วยpolysolutionprocessable
เซมิคอนดักเตอร์ thiophene เป็นเมทริกซ์โฮสต์ แหล่งที่มาและท่อระบายน้ำ
รูปแบบการติดต่อ (Cr / Au: 5/50 นาโนเมตรหนา) ถูกยกเลิกโดย ned photoli
thography ระเหยความร้อนและliftoffบนnเจือหนัก
ประเภทศรีพื้นผิวที่มีการเจริญเติบโตความร้อน SiO2 (200 นาโนเมตรหนา) เป็น
ชั้นอิเล็กทริก . เครือข่ายการกระจายตัว nanowires ศรีdrop
หล่อโดยvolumecontrolledปิเปตช่องทางเดียว ทำซ้ำ
ขั้นตอนการปลดออกจากเส้นลวดนาโน (ประมาณ 10 นาทีช่วงเวลาที่จะอนุญาตให้
สำหรับการอบแห้งด้วยตัวทำละลาย) สามารถควบคุมความหนาแน่นของการโหลดเส้นลวดนาโนบน
พื้นผิวของอุปกรณ์จาก N ¼ 0-0.4 (ค่าเฉลี่ยของจำนวน nanowires
ละ 10  10 mm2) พื้นผิวที่มี nanowires ถูกอบที่ 60 C
คืนและทำความสะอาดโดยพลาสม่าออกซิเจนเพื่อลบsolเหลือ
ระบาย / ปนเปื้อนอย่างสมบูรณ์.
หลังจากที่ปรับลดจุ่ม HF (HF / H2O: 1/40, 50 s) ออกไซด์พื้นเมือง
เปลือก nanowires ศรีที่ พื้นผิวของ SiO2 และ nanowires โหลด
ได้รับการรักษาด้วย monolayers selfassembledชอบน้ำ (SAMs)
ของnoctadecyltrichlorosilane (ODTs 90%, ดิช) เพื่อเพิ่มความ
ซ้อนห่วงโซ่ลิเมอร์ วิธีการแก้ปัญหาของเซมิคอนดักเตอร์ผัน