To illustrate the procedure, let us

To illustrate the procedure, let us consider the circuit of Fig. 4.13. For convenience we have labeled the resistors by their conductances. Note that we have enclosed each voltage source in separate region indicated by dashed lines. Recalling that the generalized form of KCL states that all current entering a closed region must sum to zero, we will refer to each of these region as a supernode.

ผลลัพธ์ (ไทย) 1:

ให้เราพิจารณาวงจรของรูป 4.13 แสดงขั้นตอน เพื่อความสะดวก เรามีติดป้ายที่ตัวต้านทาน โดย conductances ของพวกเขา หมายเหตุ:ที่ เรามีอยู่แต่ละแหล่งจ่ายไฟในพื้นที่แยกต่างหากที่แสดง ด้วยเส้นประ เรียกว่า แบบทั่วไปของ KCL ที่ระบุว่า ปัจจุบันทั้งหมดที่ป้อนภูมิภาคปิดต้องรวมศูนย์ เราจะอ้างถึงแต่ละพื้นที่เหล่านี้เป็นแบบ supernode

ผลลัพธ์ (ไทย) 2:

เพื่อแสดงให้เห็นขั้นตอนการให้เราพิจารณาวงจรของมะเดื่อ 4.13 เพื่อความสะดวกของเรามีป้ายตัวต้านทานโดย conductances ของพวกเขา โปรดทราบว่าเราได้แนบแต่ละแหล่งที่มาของแรงดันไฟฟ้าในภูมิภาคท​​ี่แยกต่างหากที่ระบุโดยเส้นประ นึกถึงว่ารูปแบบทั่วไปของ KCL ระบุว่าปัจจุบันทั้งหมดเข้าสู่ภูมิภาคปิดต้องสรุปให้เป็นศูนย์เราจะอ้างถึงแต่ละภูมิภาคเหล่านี้เป็น SuperNode

ผลลัพธ์ (ไทย) 3:

เพื่อแสดงให้เห็นขั้นตอน ให้เราพิจารณาวงจรในรูปที่ 4.13 . เพื่อความสะดวกเราติดป้ายตัวต้านทานโดย conductances ของพวกเขา โปรดทราบว่าเราได้แนบแยกแหล่งจ่ายแรงดันในแต่ละภูมิภาคแสดงด้วยเส้นประ . นึกว่าแบบทั่วไปรูปแบบของ . ระบุว่า ในปัจจุบัน เข้าเขตปิด ต้องรวมศูนย์ เราจะดูที่เหล่านี้แต่ละภูมิภาคโดยการใช้ออกซิเจน .