Tiles are arranged in 8 × 8 bi-dime

Tiles are arranged in 8 × 8 bi-dimensional mesh using interconnecting network with 31Tbps data throughput.

Chip utilizes 3-way VLIW pipeline for instruction level parallelism. Each tile is able to independently run operating system, or multiple tiles are able to run multiprocessing operating system.
Performance of the chip at 700 MHz is 443.109 Operations Per Second (BOPS).

ผลลัพธ์ (ไทย) 2:

กระเบื้องจะจัดใน 8 × 8 ตาข่ายสองมิติโดยใช้เชื่อมต่อเครือข่ายที่มีการรับส่งข้อมูล 31Tbps. ชิปใช้ท่อ VLIW 3 ทางสำหรับการเรียนการสอนในระดับเท่าเทียม กระเบื้องแต่ละคนสามารถที่จะเป็นอิสระใช้ระบบปฏิบัติการหรือกระเบื้องหลายสามารถทำงานได้หลายตัวระบบปฏิบัติการ. การปฏิบัติงานของชิปที่ 700 MHz เป็น 443.109 การดำเนินงานต่อวินาที (BOPS) คำ

ผลลัพธ์ (ไทย) 3:

ไพ่จะถูกจัดใน 8 × 8 สองมิติโดยใช้เครือข่ายตาข่ายเชื่อมกับ throughput ข้อมูล 31tbps .

ชิใช้ 3 ทาง vliw ท่อสำหรับการสอนระดับขนาน . กระเบื้องแต่ละสามารถอิสระเรียกใช้ระบบปฏิบัติการ หรือกระเบื้องหลายสามารถใช้มัลติโปรเซสเซอร์ระบบปฏิบัติการ .
ประสิทธิภาพของชิปที่ 700 MHz เป็น 443.109 การดำเนินการต่อวินาที ( BOPS )