Physical and Technological Limits o

Physical and Technological Limits of Silicon Oxide
The gate oxide is the first device dimension reaching the atomic scale (~10 Å). The atomic scale gate dielectric has become the most critical constraint for further downscaling of the MOS transistors. Thirty years ago, the gate oxide thickness was 120 nm and now it is 1.2 nm in production, which is much thinner than the direct tunneling limit for SiO2 (about 3 nm). Power consumption is a primary concern for high-performance logic integrated circuits with the tunneling gate oxide. For 1.2 nm thick silicon oxide, the gate leakage current density reaches 100 A/cm2 at 1 V (see Fig. 3). Such large currents would not be acceptable in most applications. In the 70 nm technology node, the required gate oxide thickness is about 0.7 nm, which is only two atomic layers of silicon oxide and is the ultimate limit of bulk silicon oxide.4 However the actual technologically feasible thickness is well above this physical limit because of the large leakage current as well as the nonsalable features of the film properties and fabrication technology. In the nanometer thick dielectric film, the interface layer is so thick (compared to the total oxide width) that any no uniformity in chemical composition and even the surface roughness can cause pronounced fluctuations of the device characteristics. If we allow the oxide thickness to fluctuate with a half monolayer, which means 5% of the oxide thickness, then the smallest oxide film thickness to meet this tolerance is 1.6 nm (Fig. 3), which is very close to the oxide thickness used in our current complementary (C)MOS technology. If one could relax the fluctuation to 8%, then the minimum thickness would be 1 nm and could be used in the 80 nm technology node in these years. Introducing physically thicker high-k materials, while maintaining the same value of the capacitance required for controlling the current flow in the channel, can resolve all the aforementioned problems.

ผลลัพธ์ (ไทย) 2:

ข้อ จำกัด ทางกายภาพและเทคโนโลยีของซิลิกอนออกไซด์
ประตูออกไซด์เป็นมิติเครื่องแรกถึงระดับอะตอม (~ 10) ประตูขนาดอะตอมอิเล็กทริกได้กลายเป็นข้อ จำกัด ที่สำคัญที่สุดสำหรับการลดขนาดต่อไปของมอสทรานซิสเตอร์ สามสิบปีที่ผ่านมาความหนาประตูออกไซด์เป็น 120 นาโนเมตรและตอนนี้ก็คือ 1.2 นาโนเมตรในการผลิตซึ่งมีมากบางกว่าขีด จำกัด อุโมงค์โดยตรง SiO2 (ประมาณ 3 นาโนเมตร) การใช้พลังงานเป็นความกังวลหลักสำหรับตรรกะที่มีประสิทธิภาพสูงวงจรรวมกับออกไซด์ประตูอุโมงค์ 1.2 นาโนเมตรออกไซด์ซิลิกอนหนาประตูรั่วไหลของความหนาแน่นกระแสถึง 100 / cm2 วันที่ 1 V (ดูรูปที่. 3) กระแสขนาดใหญ่ดังกล่าวจะไม่เป็นที่ยอมรับในการใช้งานมากที่สุด ในโหนดเทคโนโลยีนาโนเมตร 70 ประตูหนาออกไซด์ต้องเป็นเรื่องเกี่ยวกับ 0.7 นาโนเมตรซึ่งเป็นเพียงสองชั้นอะตอมของซิลิกอนออกไซด์และมีขีด จำกัด สูงสุดของกลุ่มซิลิกอน oxide.4 อย่างไรก็ตามความหนาที่เกิดขึ้นจริงที่เป็นไปได้ทางเทคโนโลยีเป็นอย่างดีเหนือขีด จำกัด ทางกายภาพนี้เพราะ การรั่วไหลของกระแสที่มีขนาดใหญ่เช่นเดียวกับคุณสมบัติของ nonsalable คุณสมบัติของฟิล์มและเทคโนโลยีการผลิต ในนาโนเมตรหนาฟิล์มอิเล็กทริกชั้นอินเตอร์เฟซที่มีความหนาเพื่อให้ (เมื่อเทียบกับความกว้างรวมออกไซด์) ที่ใด ๆ สม่ำเสมอในองค์ประกอบทางเคมีและไม่มีแม้กระทั่งพื้นผิวที่ขรุขระอาจทำให้เกิดความผันผวนของลักษณะเด่นชัดอุปกรณ์ ถ้าเราช่วยให้ความหนาออกไซด์ที่มีความผันผวน monolayer ครึ่งซึ่งหมายความว่า 5% ของความหนาของออกไซด์แล้วความหนาของฟิล์มออกไซด์ที่เล็กที่สุดเพื่อตอบสนองความอดทนนี้คือ 1.6 นาโนเมตร (รูปที่. 3) ซึ่งอยู่ใกล้กับความหนาของออกไซด์ที่ใช้ เสริมในปัจจุบันของเรา (C) เทคโนโลยี MOS ถ้าใครสามารถผ่อนคลายความผันผวนถึง 8% แล้วหนาต่ำสุดจะเป็น 1 นาโนเมตรและสามารถนำมาใช้ในโหนดเทคโนโลยีนาโนเมตร 80 ในปีนี้ แนะนำร่างกายหนาวัสดุสูง k ขณะที่ยังคงค่าเดียวกันของความจุที่จำเป็นสำหรับการควบคุมการไหลของกระแสในช่องทางที่สามารถแก้ไขปัญหาดังกล่าวข้างต้นทั้งหมด

ผลลัพธ์ (ไทย) 3:

ทางกายภาพและขอบเขตของเทคโนโลยีซิลิกอนออกไซด์
เกตออกไซด์เป็นครั้งแรกอุปกรณ์มิติถึงระดับอะตอม ( ~ 10 • ) ปรมาณูขนาดประตูอิเล็กทริกได้กลายเป็นปัญหาที่สำคัญที่สุดสำหรับ downscaling เพิ่มเติมของมอสทรานซิสเตอร์ สามสิบปีที่ผ่านมา , เกทออกไซด์หนา 120 nm และตอนนี้มันเป็น 1.2 nm ในการผลิตซึ่งมีมากบางกว่าตรงอุโมงค์จำกัดสำหรับ SiO2 ( ประมาณ 3 nm ) การใช้พลังงานเป็นปัญหาหลักสำหรับเหตุผลประสิทธิภาพสูงวงจรรวมกับอุโมงค์เกต ออกไซด์ 1.2 nm หนาซิลิกอนออกไซด์ ประตูรั่ว ความหนาแน่นกระแสถึง 100 / cm2 1 V ( ดูรูปที่ 3 ) ขนาดใหญ่เช่นกระแสน้ำจะไม่เป็นที่ยอมรับในการใช้งานมากที่สุด ใน 70 nm เทคโนโลยีโหนดต้องการประตูออกไซด์หนาประมาณ 0.7 nm ซึ่งเป็นเพียงสองอะตอมชั้นซิลิกอนออกไซด์ และขีด จำกัด สูงสุดของซิลิกอนออกไซด์ขนาดใหญ่ 4 อย่างไรก็ตามความหนามีความเป็นไปได้จริงคือเหนือขีดจำกัดทางกายภาพนี้เพราะการรั่วไหลขนาดใหญ่ในปัจจุบัน ตลอดจนคุณสมบัติของฟิล์ม nonsalable คุณสมบัติและเทคโนโลยีการผลิต .ในนาโนฟิล์มหนาอิเล็กทริก , อินเตอร์เฟซที่เป็นชั้นหนามาก ( เมื่อเทียบกับความกว้าง ไซด์ทั้งหมด ) ที่ไม่สม่ำเสมอในองค์ประกอบทางเคมี และแม้แต่พื้นผิวขรุขระ ทำให้ออกเสียงความผันผวนของอุปกรณ์ลักษณะ ถ้าเราให้ความหนาของออกไซด์ที่ผันผวนกับครึ่งอย่างซึ่งหมายความว่าร้อยละ 5 ของความหนาของออกไซด์ ,แล้วที่ความหนาของฟิล์มออกไซด์เพื่อตอบสนองความอดทนนี้ 1.6 nm ( รูปที่ 3 ) ซึ่งอยู่ใกล้กับออกไซด์หนาใช้ในแบบปัจจุบันของเรา ( C ) มอสเทคโนโลยี ถ้าหนึ่งจะผ่อนคลายขึ้นถึง 8 % แล้วความหนาขั้นต่ำต้อง 1 นาโนเมตร และไม่สามารถใช้ใน 80 nm เทคโนโลยีโหนดในปีนี้ แนะนำร่างกายหนาไฮ เค วัสดุในขณะที่การรักษาค่าเดียวกันของความจุที่จำเป็นสำหรับการควบคุมการไหลของกระแสในช่อง สามารถแก้ไขปัญหาดังกล่าวข้างต้นทั้งหมด