We use CMP$im [10], a Pin-based x86

We use CMP$im [10], a Pin-based x86 simulator. Our baseline processor is 4-wide out-of order with 128-entry reorder buffer and a three-level cache hierarchy, similar to the baseline of the Cache Replacement Championship [11]. Each core has L1 split instruction and data caches, a unified L2 cache, and all cores in our 2-core and 4-core processor share the L3 cache.

ผลลัพธ์ (ไทย) 1:

เราใช้ CMP$ im [10], เป็น Pin บน x 86 จำลอง ตัวประมวลผลหลักของเราคือ 4 ทั้งหมดของลำดับชั้นสามระดับแค คล้ายกับพื้นฐานของชิงแชมป์แทนแค [11] และบัฟเฟอร์ 128 รายการสั่ง แต่ละหลักมี L1 แบ่งคำแนะนำ และข้อมูลแคช มีแคช L2 รวม และแกนทั้งหมดในหน่วยประมวลผล 2 หลัก และ 4 หลักของเราใช้แคช L3

ผลลัพธ์ (ไทย) 2:

เราใช้ CMP $ im [10], จำลอง x 86 Pin-based หน่วยประมวลผลพื้นฐานของเราคือ 4 กว้างออกจากคำสั่งซื้อที่มีบัฟเฟอร์สั่งซื้อ 128 รายการและลำดับชั้นแคชสามระดับใกล้เคียงกับพื้นฐานของการเปลี่ยนแคชแชมป์ [11] แต่ละคอร์มี L1 แยกการเรียนการสอนและข้อมูลของแคชแคช L2 เป็นอันหนึ่งอันเดียวกันและแกนทั้งหมดใน 2 แกนและ 4 แกนประมวลผลร่วมกันของเราแคช L3

ผลลัพธ์ (ไทย) 3:

เราใช้ 190 $ im [ 10 ] ขาใช้ x86 จำลอง ประมวลผลพื้นฐานของเราคือ 4-wide ออกคำสั่งกับ 128 รายการสั่งซื้อ และปัญหาบัฟเฟอร์แคชลำดับชั้น คล้ายกับพื้นฐานของแคชแทนแชมป์ [ 11 ] แต่ละหลักมีการแบ่งข้อมูลแคช L1 และ L2 แคช เป็นปึกแผ่น และแกนหลักใน 2-core ของเราและ 4-core ประมวลผลร่วมกันแคช L3 .