The computing unit(13 in Fig. 6.3)

The computing unit(
13 in Fig. 6.3) of the F28335 DSP consists of a 32-bit CPU and a single-precision
32-bit floating-point unit(FPU), which enables the floating-point computation to be performed in hardware.
Besides, the CPU of the F28335 has a 8-stage pipeline structure, which makes the CPU be able to execute
eight instructions simultaneously in one system clock period. The 150MHz system clock is provided by an
on-chip oscillator and a phase-locked loop(PLL) circuit
11. The oscillator generates a 50MHz clock signal,
which is tripled to 150MHz by the PLL circuit. The F28335 applies the Harvard Bus Architecture, which
means that there are independent logical memory spaces and separated memory buses for the program and
the data as can be seen in Fig. 6.3. The memory bus
2 contains a program read bus, a data read bus and
a data write bus. The physical memory of the F28335 comprises of a 34K × 16 single-access random

ผลลัพธ์ (ไทย) 2:

หน่วยคอมพิวเตอร์ (
13 ในรูปที่ 6.3.) ของ F28335 DSP ประกอบด้วย CPU 32 บิตและคนเดียวที่มีความแม่นยำ
32 บิตหน่วยทศนิยม (FPU) ซึ่งจะช่วยให้การคำนวณเลขทศนิยมที่จะดำเนินการในฮาร์ดแวร์
นอกจากนี้ CPU ของ F28335 มี 8 ขั้นตอนโครงสร้างท่อซึ่งจะทำให้ CPU สามารถที่จะดำเนินการ
คำแนะนำแปดพร้อมกันในช่วงเวลาของระบบหนึ่ง นาฬิการะบบ 150MHz ให้บริการโดย
oscillator บนชิปและเฟสล็อกลูป (PLL) วงจร
11 oscillator สร้างสัญญาณนาฬิกา 50MHz,
ซึ่งเป็นสามเท่าที่จะ 150MHz โดยวงจร PLL F28335 ใช้รถฮาร์วาร์สถาปัตยกรรมซึ่ง
หมายความว่ามีความเป็นอิสระพื้นที่หน่วยความจำตรรกะและแยกรถหน่วยความจำสำหรับโปรแกรมและ
ข้อมูลที่สามารถมองเห็นในรูป 6.3 รถบัสหน่วยความจำ
2 ประกอบด้วยโปรแกรมอ่านรถเมล์อ่านข้อมูลรถบัสและ
รถบัสเขียนข้อมูล หน่วยความจำทางกายภาพของ F28335 ประกอบด้วย 34K × 16 เดียวเข้าถึงแบบสุ่ม

ผลลัพธ์ (ไทย) 3:

หน่วยคอมพิวเตอร์ (
13 ในรูปที่ 6.3 ) ของ f28335 DSP ประกอบด้วย CPU 32 บิตและ 32 บิตเดียวแน่นอน
จุด - หน่วย ( FPU ) , ซึ่งจะช่วยให้การคำนวณจุดลอยที่จะดำเนินการในฮาร์ดแวร์ .
นอกจากนี้ ซีพียูของ f28335 มี 8-stage ท่อโครงสร้าง ซึ่งจะทำให้ซีพียูสามารถประมวลผล
แปดแนะนําพร้อมกันในระบบนาฬิกาเวลานาฬิการะบบ 150mhz ไว้ โดยการ
Oscillator บนและล็อคลูป ( PLL ) วงจร
11 สร้างนาฬิกา oscillator 50MHz
ซึ่งเป็นสัญญาณ ซึ่ง 150mhz โดยการเชื่อมต่อวงจร การใช้ f28335 ฮาร์วาร์ดสถาปัตยกรรมรถบัสซึ่ง
หมายความว่ามีเป็นหน่วยความจำตรรกะและหน่วยความจำอิสระแยกรถโปรแกรม
ข้อมูลที่สามารถเห็นได้ในรูปที่ 6.3 .หน่วยความจำบัส
2 ประกอบด้วยโปรแกรมอ่านเมล์ เป็นข้อมูลที่อ่านและเขียนข้อมูล รถทัวร์
รถ หน่วยความจำทางกายภาพของ f28335 ประกอบด้วย 34k × 16 เดียวเข้าถึงโดยสุ่ม