The recentsignificant increases in

The recent
significant increases in the FPGA gate counts and clock
rates have made it possible to realise highly parallel
implementations of shortest-path algorithms for relatively
larger graphs. This paper presents an FPGA-based architecture
that exploits the distributed nature of the Bellman–Ford
single-source shortest-path algorithm [1].

ผลลัพธ์ (ไทย) 1:

เมื่อเร็ว ๆ นี้เพิ่มขึ้นอย่างมีนัยสำคัญนับประตู FPGA และนาฬิการาคาพิเศษได้ที่สูงแบบขนานอัลกอริทึมเส้นทางที่สั้นที่สุดสำหรับการใช้งานค่อนข้างกราฟใหญ่ เอกสารนี้นำเสนอสถาปัตยกรรมการใช้ FPGAที่หาประโยชน์ตำแหน่งยาม – ฟอร์ดขั้นตอนที่สั้นที่สุดเส้นทางแหล่งเดียว [1]

ผลลัพธ์ (ไทย) 2:

เมื่อเร็ว ๆ นี้
เพิ่มขึ้นอย่างมีนัยสำคัญในการนับ FPGA ประตูและนาฬิกา
อัตราการได้ทำให้มันเป็นไปได้ที่จะตระหนักถึงขนานสูง
ใช้งานของอัลกอริทึมที่สั้นที่สุดเส้นทางสำหรับค่อนข้าง
กราฟขนาดใหญ่ บทความนี้นำเสนอสถาปัตยกรรม FPGA-based
ที่ใช้ประโยชน์จากธรรมชาติกระจายของยามฟอร์ด
อัลกอริทึมแหล่งเดียวที่สั้นที่สุดเส้นทาง [1]

ผลลัพธ์ (ไทย) 3:

ล่าสุดเพิ่มขึ้นอย่างมากใน 4 ประตู คือ นาฬิการาคาได้ทำให้มันเป็นไปได้ที่จะตระหนักถึงสูงขนานใช้เส้นทางที่สั้นที่สุดขั้นตอนวิธีสำหรับค่อนข้างกราฟขนาดใหญ่ บทความนี้นำเสนอ FPGA สถาปัตยกรรมที่ใช้ประโยชน์จากการกระจาย ธรรมชาติของซิมเพล็กซ์แหล่งเดียวของเส้นทางที่สั้นที่สุด [ 1 ]