IDDQ test is based on measuring the

IDDQ test is based on measuring the current on supply lines (VDD, GND) of the circuit under test. The defects which
increase the IDDQ current are detected using a BICS inserted between the circuit under test and the ground. For CMOS
technologies which are of the micro-meter order, a single short between two nodes in the circuit can increase significantly the IDDQ current. Thus, the BICS can easily detect the presence of the fault [2-9]. However in [2] the authors show that at the nano-meter range (90 nm and below) the IDDQ testing is used to diagnose only the multiple bridging faults being able to create a resistive path between VDD and ground. Consequently, for the 65nm node technology, this testing approach will be appropriate only with respect to the multiple short faults occurring in the circuit under test and creating a resistive path between the power supply voltage and the ground.

ผลลัพธ์ (ไทย) 1:

IDDQ ทดสอบขึ้นอยู่กับการวัดกระแสบนเส้นอุปทาน (VDD, GND) ของวงจรภายใต้การทดสอบ ข้อบกพร่องที่เพิ่ม IDDQ ปัจจุบันตรวจพบใช้ BICS ที่แทรกระหว่างวงจรภายใต้การทดสอบและพื้นดิน สำหรับ CMOSเทคโนโลยีซึ่งเป็นของสั่งไมโครมิเตอร์ สั้น ๆ เดียวระหว่างสองโหนดในวงจร สามารถเพิ่มอย่างมากปัจจุบัน IDDQ ดัง BICS สามารถเดินตรวจสอบของข้อบกพร่อง [2-9] อย่างไรก็ตาม ใน [2] ผู้เขียนแสดงว่าในช่วงนาโนเมตร (90 nm และด้านล่าง) IDDQ ทดสอบใช้ในการวินิจฉัยเฉพาะกาลหลายข้อบกพร่องความสามารถในการสร้างเส้นทางหน้าระหว่าง VDD และพื้นดิน ดังนั้น เทคโนโลยีโหน 65nm วิธีการทดสอบนี้จะเหมาะสมเท่ากับบกพร่องสั้นหลายเกิดขึ้นในวงจรภายใต้การทดสอบ และการสร้างเส้นทางหน้าระหว่างแรงดันไฟฟ้าของไฟฟ้าและพื้นดิน

ผลลัพธ์ (ไทย) 2:

ทดสอบ IDDQ จะขึ้นอยู่กับการวัดในปัจจุบันในสายอุปทาน (VDD, GND) ของวงจรภายใต้การทดสอบ ข้อบกพร่องที่เพิ่มขึ้นในปัจจุบันที่มีการตรวจพบ IDDQ ใช้ BICS แทรกระหว่างวงจรที่ทดสอบและพื้นดิน
สำหรับ CMOS
เทคโนโลยีที่มีการสั่งซื้อไมโครเมตรสั้นเดียวระหว่างสองโหนดในวงจรสามารถเพิ่มขึ้นอย่างมากในปัจจุบัน IDDQ ดังนั้น BICS สามารถตรวจสอบสถานะของความผิดที่ [2-9] อย่างไรก็ตามใน [2] ผู้เขียนแสดงให้เห็นว่าในช่วงนาโนเมตร (90 นาโนเมตรและด้านล่าง) การทดสอบ IDDQ ที่ใช้ในการวินิจฉัยเพียงความผิดพลาดการเชื่อมโยงหลายความสามารถในการสร้างเส้นทางระหว่างทาน VDD และพื้นดิน ดังนั้นสำหรับเทคโนโลยี 65nm โหนดที่วิธีการทดสอบนี้จะมีความเหมาะสมเพียงเกี่ยวกับความผิดพลาดที่เกิดขึ้นหลายสั้นในวงจรภายใต้การทดสอบและการสร้างเส้นทางทานระหว่างแรงดันไฟฟ้าและพื้นดิน

ผลลัพธ์ (ไทย) 3:

ทดสอบ iddq ขึ้นอยู่กับการวัดปัจจุบันบนเส้นอุปทาน ( VDD , GND ) วงจรภายใต้การทดสอบ ข้อบกพร่องที่
เพิ่ม iddq ปัจจุบันมีการตรวจพบการใช้บิกส์แทรกระหว่างวงจรภายใต้การทดสอบ และพื้นดิน for cmos
technologies which are ของ the order meter micro กับ single short between two nodes in the circuit can increase ไวท์ iddq current . ดังนั้นที่บิกส์สามารถตรวจสอบสถานะของความผิด [ 2-9 ] อย่างไรก็ตามใน [ 2 ] ผู้เขียนแสดงให้เห็นว่าในช่วงนาโนเมตร ( 90 นาโนเมตรและด้านล่าง ) iddq การทดสอบจะใช้เพื่อวินิจฉัยเฉพาะหลายการเชื่อมโยงความผิดสามารถสร้างเส้นทางความต้านทานระหว่าง VDD และพื้นดิน ดังนั้น เพื่อให้เซอร์โหนดเทคโนโลยีวิธีการทดสอบนี้จะเหมาะสมต่อความผิดพลาดที่เกิดขึ้นในหลายๆวงจรภายใต้การทดสอบ และสร้างเส้นทางของความต้านทานระหว่างแหล่งจ่ายไฟแรงดันไฟฟ้าและพื้นดิน