is a NOR Latch, or RS flip-flop. As

is a NOR Latch, or RS flip-flop. As shown in Table 45-1, a low R and a low S produce the inactive state ; in this state, the circuit stores or remembers. A low R and S high S represent the set state, while a high R and a low S give the reset state. Finally, a high R and a high S produce an invalid condition, where the output is uncertain; therefore, we must avoid R=1 and S=1 when using a NOR latch.

ผลลัพธ์ (ไทย) 1:

มีสลักเป็น NOR, RS ฟลิปฟล็อปหรือ ดังแสดงในตาราง 45-1, R ต่ำและ S ต่ำผลิตสถานะไม่ใช้งาน ในสถานะนี้ วงจรเก็บ หรือจดจำ ต่ำ R และ S S สูงแสดงถึงสถานะการตั้งค่า ในขณะที่ R สูง S ต่ำให้รัฐใหม่ สุดท้าย R สูงและ S สูงผลิตมีเงื่อนไขไม่ถูกต้อง ที่ผลผลิตไม่แน่นอน ดังนั้น เราต้องหลีกเลี่ยง R = 1 และ S = 1 เมื่อใช้สลัก NOR

ผลลัพธ์ (ไทย) 2:

เป็น NOR สลักหรืออาร์เอสพลิกล้มเหลว ดังแสดงในตารางที่ 45-1, R ต่ำและ S ต่ำผลิตรัฐไม่ได้ใช้งาน; ในรัฐนี้ร้านค้าวงจรหรือจำ R ต่ำและสูง S S เป็นตัวแทนของรัฐที่ตั้งไว้ในขณะที่ R สูงและ S ต่ำให้รัฐตั้งค่า สุดท้าย R สูงและ S สูงผลิตสภาพที่ไม่ถูกต้องที่การส่งออกมีความไม่แน่นอน; ดังนั้นเราจึงต้องหลีกเลี่ยง R = 1 และ S = 1 เมื่อใช้ NOR สลัก

ผลลัพธ์ (ไทย) 3:

เป็นหรือสลัก หรืออาร์เอสฟลิปฟล็อป . ดังแสดงในตารางที่ 45-1 , ต่ำ R และ S ผลิตต่ำสภาพใช้งาน ในสถานะนี้ วงจร ร้านค้า หรือจำได้ R และ S สูงต่ำของชุดของรัฐ ในขณะที่ r สูงและต่ำด้วย ให้ตั้งค่าสถานะ ในที่สุด , r สูงและสูง S ผลิตเงื่อนไขที่ไม่ถูกต้อง ซึ่งผลผลิตไม่แน่นอน ดังนั้นเราต้องหลีกเลี่ยง r = 1 และ S = 1 เมื่อใช้หรือสลัก