Registers R0 through R7 are the sam

Registers R0 through R7 are the same across all CPU modes; they are never banked.

Registers R8 through R12 are the same across all CPU modes except FIQ mode. FIQ mode has its own distinct R8 through R12 registers.

R13 and R14 are banked across all privileged CPU modes except system mode. That is, each mode that can be entered because of an exception has its own R13 and R14. These registers generally contain the stack pointer and the return address from function calls, respectively.

Aliases:

R13 is also referred to as SP, the Stack Pointer.
R14 is also referred to as LR, the Link Register.
R15 is also referred to as PC, the Program Counter.
The Current Program Status Register (CPSR) has the following 32 bits.[57]

M (bits 0–4) is the processor mode bits.
T (bit 5) is the Thumb state bit.
F (bit 6) is the FIQ disable bit.
I (bit 7) is the IRQ disable bit.
A (bit 8) is the imprecise data abort disable bit.
E (bit 9) is the data endianness bit.
IT (bits 10–15 and 25–26) is the if-then state bits.
GE (bits 16–19) is the greater-than-or-equal-to bits.
DNM (bits 20–23) is the do not modify bits.
J (bit 24) is the Java state bit.
Q (bit 27) is the sticky overflow bit.
V (bit 28) is the overflow bit.
C (bit 29) is the carry/borrow/extend bit.
Z (bit 30) is the zero bit.
N (bit 31) is the negative/less than bit.

ผลลัพธ์ (ไทย) 1:

R0 ทะเบียนผ่าน R7 ตรงกันข้ามโหมด CPU ทั้งหมด พวกเขาจะไม่เคย bankedทะเบียน R8 ผ่าน R12 กันข้าม CPU ทุกโหมดยกเว้นโหมด FIQ โหมด FIQ R8 ของตนเองแตกต่างกันผ่าน R12 ทะเบียนได้R13 และ R14 banked ข้ามอภิสิทธิ์ทั้ง CPU โหมดยกเว้นโหมดระบบ นั่นคือ โหมดแต่ละโหมดที่สามารถป้อนได้เนื่องจากข้อยกเว้นที่มีตนเอง R13 และ R14 ทะเบียนเหล่านี้โดยทั่วไปประกอบด้วยตัวชี้สแตกและอยู่ที่ส่งคืนจากการเรียกฟังก์ชัน ตามลำดับนามแฝง:นอกจากนี้ยังได้อ้างถึง R13 เป็น SP ตัวชี้สแตกนอกจากนี้ยังได้อ้างถึง R14 เป็น LR ลิงค์การลงทะเบียนนอกจากนี้ยังได้อ้างถึง R15 เป็น PC เคาน์เตอร์โปรแกรมในปัจจุบันโปรแกรมสถานะการลงทะเบียน (CPSR) มี 32 บิตต่อไปนี้ [57]M (บิต 0 – 4) คือ บิตโหมดการประมวลผลT (บิต 5) เป็นบิตสถานะนิ้วหัวแม่มือF (บิต 6) คือ บิต FIQ ปิดการใช้งานฉัน (บิต 7) เป็นบิตการปิดการใช้งาน IRQข้อมูล imprecise ยกเลิกปิดบิต (บิต 8) ได้E (บิต 9) เป็นบิต endianness ข้อมูล(บิต 10-15 และ 25-26) ได้บิตนั้นถ้ารัฐGE (บิต 16 – 19) เป็นบิตใหญ่กว่า หรือเท่ากับให้DNM (บิต 20 – 23) ได้ทำการแก้ไขบิตไม่เจ (24 บิต) เป็นบิตสถานะ JavaQ (บิต 27) เป็นบิตเหนียวมากเกินไปV (บิต 28) เป็นบิตมากเกินไปC (บิต 29) บิตยก/ยืม/ขยายได้Z (บิต 30) เป็นบิตเป็นศูนย์N (บิต 31) ถูกลบ/น้อยกว่าบิต

ผลลัพธ์ (ไทย) 3:

r0 ลงทะเบียนผ่าน r7 เป็นเดียวกันในโหมด CPU ทั้งหมด พวกเขาจะไม่ banked . R8

ลงทะเบียนผ่าน R12 เป็นเดียวกันในโหมด CPU ทั้งหมดยกเว้นโหมด fiq . มีโหมด fiq R8 ของตัวเองแตกต่างกันผ่านระบบลงทะเบียน

R13 เป็นต้น r14 เป็น banked ในสิทธิพิเศษและระบบ CPU โหมดยกเว้นโหมด นั่นคือแต่ละโหมดที่เข้าได้เพราะมีข้อยกเว้นได้ R13 เป็นต้นของตนเองและ r14 .เหล่านี้ลงทะเบียนโดยทั่วไปประกอบด้วยกองชี้ผลตอบแทนที่อยู่จากการเรียกฟังก์ชันตามลำดับ

ชื่อ :

R13 เป็นต้น ก็เรียกว่า SP , สแต็คชี้ .
r14 ยังเรียกว่า LR , ลิงค์ลงทะเบียน .
R15 ยังเรียกว่า PC , โปรแกรมเคาน์เตอร์ .
ลงทะเบียนสถานะ โปรแกรมปัจจุบัน ( cpsr ) มี 32 บิตต่อไปนี้ [ 57 ]

M ( บิต 0 – 4 ) โหมดประมวลผลบิต .
T ( บิต 5 ) คือง่ายๆสภาพนิดหน่อย
F ( บิตที่ 6 ) คือ fiq ปิดบิต .
ฉันบิต 7 เป็นหมายเลข IRQ ปิดบิต .
( 8 บิต ) เป็นข้อมูลที่ไม่แน่ชัดยกเลิกปิดบิต .
E ( บิตที่ 9 ) เป็นข้อมูล
( Endianness บิต บิต 10 – 15 และ 25 – 26 ) คือ ถ้ารัฐบิต .
GE ( บิต 16 19 – ) เป็นมากกว่าหรือเท่ากับบิต .
dnm ( บิต 20 – 23 ) จะไม่แก้ไขบิต .
J ( 24 บิต ) เป็นรัฐ
Java นิดหน่อยQ ( บิตที่ 27 ) ค่อนข้างล้นเหนียว
v ( บิตที่ 28 ) ล้นนิดหน่อย
c ( บิตที่ 29 ) คือพก / ยืม / ขยายบิต .
Z ( บิต 30 ) เป็นศูนย์บิต .
n ( บิตที่ 31 ) เป็นค่า ลบ / น้อยกว่านิดหน่อย